電巢:射頻和數模電路PCB一般布局設計指南

本應用筆記提供關於射頻(RF)印刷電路板(PCB)設計和布局的指導及建議，包括關於混合信號應用的一些討論，例如相同PCB上的數字、模擬和射頻元件。內容按主題進行組織，提供「最佳實踐」指南，應結合所有其它設計和製造指南加以應用，這些指南可能適用於特定的元件、PCB製造商以及材料。

射頻板PCB布局原則

布局確定：布局前應對單板功能、工作頻段、電流電壓、主要射頻器件類型、EMC、相關射頻指標等有詳細了解，並明確疊層結構、阻抗控制、外形結構尺寸、屏蔽腔和罩的尺寸位置、特殊器件加工說明（如需挖空、直接機殼散熱的器件尺寸位置）等。另外還應明確主要射頻器件功率、散熱、增益、隔離度、靈敏度等指標以及濾波、偏置、匹配電路的連接，對功放電路還應得到器件手冊推薦的匹配走線要求或射頻場分析軟體仿真得到的阻抗匹配電路指導。

物理分區：關鍵是根據單板的主信號流向規律安排主要元器件，首先根據RF 埠位置固定RF 路徑上的元器件，並調整其朝向以將RF 路徑的長度減到最小，除要考慮普通布局規則外，還須考慮如何減小各部分間相互幹擾和抗幹擾能力，保證多個電路有足夠的隔離，對於隔離度不夠或敏感、有強烈輻射源的電路模塊要考慮採用金屬屏蔽罩將射頻能量屏蔽在RF 區域內。

電氣分區：布局一般分為電源，數字和模擬三部分，要在空間上分開，布局走線不能跨區域。並儘可能將強電和弱電信號分開，將數字和模擬分開，完成同一功能的電路應儘量安排在一定的範圍之內，從而減小信號環路面積。

射頻傳輸線

許多Maxim射頻元件要求阻抗受控的傳輸線，將射頻功率傳輸至PCB上的IC引腳(或從其傳輸功率)。這些傳輸線可在外層(頂層或底層)實現或埋在內層。關於這些傳輸線的指南包括討論微帶線、帶狀線、共面波導(地)以及特徵阻抗。也介紹傳輸線彎角補償，以及傳輸線的換層。

微帶線

這種類型的傳輸線包括固定寬度金屬走線(導體)以及(相鄰層)正下方的接地區域。例如，第1層(頂部金屬)上的走線要求在第2層上有實心接地區域(圖1)。走線的寬度、電介質層的厚度以及電介質的類型決定特徵阻抗(通常為50Ω或75Ω)。

帶狀線

這種線包括內層固定寬度的走線，和上方和下方的接地區域。導體可位於接地區域中間(圖2)或具有一定偏移(圖3)。這種方法適合內層的射頻走線。

共面波導(接地)

共面波導提供鄰近射頻線之間以及其它信號線之間較好的隔離(端視圖)。這種介質包括中間導體以及兩側和下方的接地區域(圖4)。

建議在共面波導的兩側安裝過孔「柵欄」，如圖5所示。該頂視圖提供了在中間導體每側的頂部金屬接地區域安裝一排接地過孔的示例。頂層上引起的迴路電流被短路至下方的接地層。

特徵阻抗

有多種計算工具（推薦通過 PCB特徵阻抗計算神器Polar SI9000）可用於正確設置信號導體線寬，以實現目標阻抗。然而，在輸入電路板層的介電常數時應小心。典型PCB外基板層包含的玻璃纖維成分小於內層，所以介電常數較低。例如，FR4材質介電常數一般為εR = 4.2，而外基板(半固化板)層一般為εR = 3.8。下邊的例子僅供參考，其中金屬厚度為1oz銅(1.4 mils、0.036mm)。

傳輸線彎角補償

由於布線約束而要求傳輸線彎曲時(改變方向)，使用的彎曲半徑應至少為中間導體寬度的3倍。也就是說：

彎曲半徑 ≥ 3 × (線寬)

這將彎角的特徵阻抗變化降至最小。

如果不可能實現逐漸彎曲，可將傳輸線進行直角彎曲(非曲線)，見圖6。然而，必須對此進行補償，以減小通過彎曲點時本地有效線寬增大引起的阻抗突變。標準補償方法為角斜接，如下圖所示。最佳的微帶直角斜接由杜維爾和詹姆斯(Douville and James)公式給出：

式中，M為斜接與非斜接彎角之比(%)。該公式與介電常數無關，受約束條件為w/h ≥ 0.25。

其它傳輸線可採用類似的方法。如果對正確補償方法存在任何不確定性，並且設計要求高性能傳輸線，則應利用電磁仿真器對彎角建模。

傳輸線的換層

如果布局約束要求將傳輸線換至不同的電路板層，建議每條傳輸線至少使用兩個過孔，將過孔電感負載降至最小。一對過孔將傳輸電感有效減小50%，應該使用與傳輸線寬相當的最大直徑過孔。例如，對於15-mil微帶線，過孔直徑(拋光鍍層直徑)應為15 mil至18 mil。如果空間不允許使用大過孔，則應使用三個直徑較小的過渡過孔。

信號線隔離

必須小心防止信號線之間的意外耦合。以下是潛在耦合及預防措施的示例：

射頻傳輸線：傳輸線之間的距離應該儘量大，不應該在長距離範圍內彼此接近。彼此間隔越小、平行走線距離越長，平行微帶線之間的耦合越大。不同層上的走線應該有接地區域將其保持分開。承載高功率的傳輸線應儘量遠離其它傳輸線。接地的共面波導提供優異的線間隔離。小PCB上射頻線之間的隔離優於大約-45dB是不現實的。

高速數位訊號線：這些信號線應獨立布置在與射頻信號線不同的電路板層上，以防止耦合。數字噪聲(來自於時鐘、PLL等)會耦合到RF信號線，進而調製到射頻載波。或者，有些情況下，數字噪聲會被上變頻/下變頻。

VCC/電源線：這些線應布置在專用層上。應該在主VCC分配節點以及VCC分支安裝適當的去耦/旁路電容。必須根據射頻IC的總體頻率響應以及時鐘和PLL引起的數字噪聲的預期頻率分布選擇旁路電容。這些走線也應與射頻線保持隔離，後者將發射較大的射頻功率。

接地區域

如果第1層用於射頻元件和傳輸線，建議在第2層使用實心(連續)接地區域。對於帶狀線和偏移帶狀線，中間導體上、下要求接地區域。這些區域不得共用也不得分配給信號或電源網絡，而必須全部分配給地。有時候受設計條件限制，某一層上有局部接地區域，則必須位於全部射頻元件和傳輸線下方。接地區域不得在傳輸線下方斷開。

應在PCB的RF部分的不同層之間布置大量的接地過孔。這有助於防止接地電流迴路造成寄生接地電感增大。過孔也有助於防止PCB上射頻信號線與其它信號線的交叉耦合。

電源層和接地層的特殊考慮事項

對於分配給系統電源(直流電源)和接地的電路板層，必須考慮元件的迴路電流。總的原則是避免將信號線布置在電源層和接地層之間的電路板層上。

電源(偏壓)走線和電源去耦

如果元件有多個電源連接，常見做法是採用「星」型配置的電源布線(圖9)。在星型配置的「根」節點安裝較大的去耦電容(幾十 F)，在每個分支上安裝較小的電容。這些小電容的值取決於射頻IC的工作頻率及其具體功能(即級間與主電源去耦)。下圖所示為一個示例。

相對於連接至相同電源網絡的所有引腳串聯的配置，「星」型配置避免了長接地迴路。長接地迴路將引起寄生電感，會造成意外的反饋環路。電源去耦的關鍵考慮事項是必須將直流電源連接在電氣上定義為交流地。

去耦和旁路電容的選擇

由於存在自諧頻率(SRF)，現實中電容的有效頻率範圍是有限的。可以從製造商處獲得SRF，但有時候必須通過直接測量進行特徵分析。SRF以上時，電容呈現感性，因此不具備去耦或旁路功能。如果需要寬帶去耦，標準做法是使用多個(電容值)增大的電容，全部並聯。小電容的SRF一般較大(例如，0.2pF、0402 SMT封裝電容的SRF = 14GHz)，大電容的SRF一般較小(例如，相同封裝2pF電容的SRF = 4GHz)。表2所列為典型配置。

*有效頻率範圍的低端定義為低於5Ω容抗。

旁路電容布局考慮事項

由於電源線必須為交流地，最大程度減小交流地迴路的寄生電感非常重要。元件布局或擺放方向可能會引起寄生電感，例如去耦電容的地方向。旁路電容有兩種擺放方法，分別如圖10和圖11所示：

這種配置下，將頂層上的VCC焊盤連接至內層電源區域(層)的過孔可能妨礙交流地電流迴路，強制形成較長的迴路，造成寄生電感較高。流入VCC引腳的任何交流電流都通過旁路電容，到達其接地側，然後返回至內接地層。這種配置下，旁路電容和相關過孔的總佔位面積最小。

另外一種配置下，交流地迴路不受電源區域過孔的限制。一般而言，這種配置要求的PCB面積稍大。

短路器連接元件的接地

對於短路器連接(接地)的元件(例如電源去耦電容)，推薦做法是每個元件使用至少兩個接地過孔(圖12)，這可降低過孔寄生電感的影響。短路連接元件組可使用過孔接地「孤島」。

IC接地區域(「焊盤」)

大多數IC要求在元件正下方的元件層(PCB的頂層或底層)上的實心接地區域。該接地區域將承載直流和射頻回流，通過PCB流向分配的接地區域。該元件「接地焊盤」的第二功能是提供散熱器，所以焊盤應在PCB設計規則允許的情況下包括最大數量的過孔。下圖所示的例子中，在射頻IC正下方的中間接地區域(元件層上)安裝有5 × 5過孔陣列(圖13)。在其它布局考慮允許的情況下，應使用最大數量的過孔。這些過孔是理想的通孔(穿透整個PCB)。這些過孔必須電鍍。如果可能，使用導熱膠填充過孔，以提高散熱性能(在電鍍過孔之後、最後電鍍電路板之前填充導熱膠)。

屏蔽蓋

PCB屏蔽就是對兩個空間區域之間進行金屬的隔離，以控制電場、磁場和電磁波由一個區域對另一個區域的感應和輻射。具體講，就是用PCB屏蔽體將元部件、電路、組合件、電纜或整個系統的幹擾源包圍起來，防止幹擾電磁場向外擴散；用PCB屏蔽體將接收電路、設備或系統包圍起來，防止它們受到外界電磁場的影響。

若干條布線布局細則

1，RF 鏈路一字布局，在同一屏蔽腔內布局時可按信號由小到大一字、L 形布局。強弱信號之間要加屏蔽隔離，增益較大支路上也要採取屏蔽措施。在同一個屏蔽腔內，儘量不採用Z 形、U 形、交叉布局。

2，用3 個電阻組成的PI型衰減器，布局時焊盤放置可以放在微帶線上，並且不能拐彎，如下圖1 所示。如果布局空間緊張，兩個接地電阻要求放在儘量短的高阻支線上。

3，偏置電路的饋電電感布局：不要與射頻通道平行，最好與射頻線垂直。

4，儘可能地把高功率RF 放大器（HPA）和低噪音放大器（LNA）隔離開來，讓高功率RF 發射電路遠離低功率RF 接收電路。5，RF 輸出端儘量遠離RF 輸入端，防止輸出信號串到輸入端。6，去耦電容靠近需保護器件，ESD 敏感器件的去耦電容應靠近器件電源和地管腳。7，濾波器輸出端儘量靠近壓控制振蕩器（VCO） 的壓控輸入端，按最小工藝間隔分布布局。8，衰減器網絡用於改善介質濾波器的埠匹配，要靠近介質濾波器埠，否則濾波器埠帶外嚴重不匹配，導致強烈反射，與放大器級聯後，可能引起帶外自激。9，屏蔽罩內壁寬應大於1MM，建議腔內器件焊盤應離腔體邊至少2mm，其它信號離腔體至少0.5mm。並在腔體拐角處添加固定安裝孔，孔應該為2.8-3mm.

10，儘可能將數字電路遠離模擬電路，確保射頻走線參考大面積地平面，並儘可能將射頻線走在表層上。11，數字、模擬信號線不跨區域布線，如果射頻走線必須要穿過信號線，優選：在它們之間沿著射頻走線布一層與主地相連的地；次選，保證射頻線與信號線十字交叉，可將容性耦合減到最小，同時儘可能在每根射頻走線周圍多布一些地，並連到主地。一般，射頻印製線不宜並行布線且不宜過長，如果確實需要並行布線，應在兩條線之間加一條地線（地線打過孔，確保良好接地）。射頻差分線，走平行線，兩條平行線外側加地線（地線打過孔，確保良好接地），印製線的特性阻抗按器件的要求設計。12，射頻印製電路板布線的基本順序：射頻線路基帶射頻接口線（IQ 線）時鐘線電源部分數字基帶部分地。13，考慮到綠油會對微帶線性能、信號等方面有影響，故建議頻率較高單板微帶線可以不塗覆綠油，中低頻率的單板微帶線建議塗覆綠油。14，射頻走線通常不打孔，如必須RF 走線換層，應該將過孔尺寸減到最小，這樣不僅可以減少路徑電感，並可減少RF 能量洩漏到疊層板內其他區域的機會；14，雙工器、中頻放大器、混頻器總有多個RF/IF 信號相互幹擾，RF 與IF 走線應儘可能走十字交叉，並在它們之間隔一塊地；16，除特殊用途外，禁止RF 信號走線上伸出多餘的線頭；17，基帶射頻接口線（IQ 線）布線應該較寬一些，最好在10mil 以上，為避免相位誤差，線長儘可能相等，且儘可能間距相等；18，射頻控制線要求走線儘可能短，依據傳輸控制信號器件的輸入輸出阻抗來調整布線長度，減少噪聲引入。走線遠離射頻信號、非金屬化孔和「地」 邊緣。走線周圍不要打地過孔，防止信號通過過孔耦合到射頻地。19，儘可能將數字走線、電源走線遠離射頻電路；時鐘電路和高頻電路是主要幹擾和輻射源，一定要單獨安排、遠離敏感電路；20，主時鐘布線要求儘可能短，線寬推薦在10mil以上，走線兩側包地，以防止其它信號線的幹擾。建議用帶狀線形式走線；21，數字、模擬信號線不跨區域布線，如果信號走線必須要穿過射頻線，優選分層布線，在它們之間沿著射頻走線布一層與主地相連的地平面；次選射頻線與信號線十字交叉，頻率較低的數位訊號可以從大封裝電容焊盤之間垂直通過，同時儘可能在每根射頻走線周圍多布一些地，並連到主地。此外，將射頻走線之間的並行長度減到最小可以將感性耦合減到最小；22，壓控振蕩器（VCO）的控制線必須遠離RF 信號，必要時可以對VCO 控制線施行包地處理；23，在PCB 板的每一層，應布上儘可能多的地，並把它們連到主地面。儘可能把走線靠在一起以增加內部信號層和電源分配層的地塊數量。

射頻板布線要求24，阻抗：射頻線阻抗為50歐，滿足阻抗要求下線寬儘量粗。線寬儘量接近0603阻容器件大小。25，轉角：射頻信號走線如果走直角，拐角處有效線寬會增大，阻抗不連續而引起反射。故對轉角進行處理，主要為切角和圓角兩種

26，漸變線：一些射頻器件封裝較小，SMD 焊盤寬度可能小至12mils，而射頻線寬可能達50mils，建議選用漸變線，禁止線寬突變。

27，射頻信號儘量不要打過孔，如必須打孔換層，需請射頻工程師通過仿真計算出孔徑大小。同時儘量減小過孔的阻抗不連續性，常用方法有：採用無盤工藝、選擇合適的出線方式、優化反焊盤直徑等。28，射頻器件大面積焊盤下的過孔最大間距約為λ/10，最小間距約為λ/60。射頻區域空白區需鋪大面積接地銅皮，銅皮全連接，在接地銅皮打上過孔。在屏蔽腔壁緊貼的部位加上接地的過孔，過孔需要兩排以上，過孔間距小於λ/20。

29，微帶線布線：PCB 頂層走射頻信號，射頻信號下面的平面層必須完整接地，形成微帶線結構。30，微帶線邊緣離下方地平面邊緣至少要有3W 寬度。且3W 範圍內不得有非接地過孔。31，微帶線至屏蔽壁距離應保持為2W 以上。至少20mil.32，同層內非耦合微帶線要做包地銅皮處理並在地銅皮上加地過孔，孔間距小於λ/20，均勻排列整齊。地銅箔邊緣要光滑、平整、禁止尖銳毛刺。建議包地銅皮邊緣離微帶線邊緣大於等於2W 的寬度或者3H 的寬度，H 表示微帶襯底介質的厚度。33，禁止RF 信號走線跨第二層的地平面縫隙。

34，帶狀線布線:射頻信號要從PCB 中間層穿過，常見為從第3 層，第2 層和第4 層必須完整接地，即偏心帶狀線結構。35，帶狀線兩邊的邊緣離上下地平面邊緣至少3W 寬度，且在3W 範圍內，不得有非接地的過孔。37，同層內帶狀線要做包地銅皮處理並在地銅皮上加地過孔，孔間距小於λ/20，均勻排列整齊。地銅箔邊緣要光滑、平整、禁止尖銳毛刺。建議包地銅皮邊緣離帶狀線邊緣大於等於2W 的寬度或者3H 的寬度，H 表示帶狀線上下介質層總厚度。38，如果帶狀線要傳輸大功率信號，為了避免50 歐姆線寬過細，通常要將帶狀線區域的上下兩個參考平面的銅皮做挖空處理，挖空寬度為帶狀線的總介質厚度的5 倍以上，如果線寬仍然達不到要求，則再將上下相鄰的第二層參考面挖空。

布局案例