吳川斌的博客 發表於 2020-03-22 11:48:00
1、射頻電路的布局和連接儘可能地短
由於傳輸線拐角處的阻抗突變會造成信號反射,高頻信號將作為電磁場能量輻射到空間中。結果,經「拐角」之後的信號電平值可能下降。 因此,在設計高頻電路時,必須精心設計RF布局以使得RF走線拐角角度儘可能的小。
設計RF電路時,如果板上有足夠的空間,則將RF相關元器件布置成儘可能直線化。 通過直線化布局布線布線,可以避免信號反射,防止信號電平值降低,以滿足設計指標。
設計要點:在低頻電路的時,信號走線成直角也可以正常工作。 然而,在高頻電路中,即使走線銅箔寬度的細微變化也會產生影響,因為走線寬度變化,特徵阻抗就會受到影響,發生信號反射,降低信號電平值,達不到設計指標。
2、在RF走線的拐角處通過放置元件或者圓弧走線的方式來降低特性阻抗突變造成的影響
還是圍繞老wu第一點說的【避免特徵阻抗突變】的原則,如果板上空間富裕,優先通過布局實現RF走線的短和直,如果布局空間不允許,需要拐角走線,一定避免直角或45°拐角走線,要走圓弧走線,如果實在要走直角了,可以通過放置元件通過元件的擺位的方式來替代走線來做90°角的轉折,這樣可以最大化避免阻抗突變造成的信號反射影響。
設計要點:在高頻電路的情況下,重要的是改善RF線路的布局,即遵循【避免特徵阻抗突變】的原則
3、為接地焊盤單獨接地,避免共用接地過孔
設計高頻電路時,必須認真處理RF信號走線和GND之間的連接。 在上圖的反例中,RF元件的接地焊盤共用一個接地過孔與GND平面連接。
下圖的改進實例中,為每個接地焊盤就近打了接地過孔與GND平面連接,接地環路更小,將噪聲降至最低。
設計要點:與常規電路相比,高頻電路對於與GND的連接必須嚴格處理,為每個接地焊盤單獨提供一個接地過孔以最短的途徑與地平面進行連接。
4、射頻巴倫差分走線要保持對稱
設計高頻電路時,必須注意同一電路部分的接線。 比如上面的反例圖示是射頻巴倫(balun)電路,左右走線不對稱。
下圖改進的巴倫電路,縮短射頻信號走線長度並且左右對稱。
設計要點: 在高頻電路的情況下,布線的影響很大。
5、RF信號走線50歐阻抗隔層參考儘量擴大挖空區域
對於具有RF/高速信號混合的PCB、RF射頻信號走線需要控50歐阻抗,高速傳輸線也需要控阻抗,比如常見的單獨50歐差分100歐,高速傳輸線為了有更多的空間走線,儘量走小的線寬,比如BGA區域4mil線寬/線距,但射頻信號為了避免插入損耗(Insertion Loss),插入損耗主要包括介質損耗、導體損耗、輻射損耗和洩露損耗幾個部分,是各種損耗成分的總和。射頻信號適當加大走線線寬可以降低插入損耗,但線寬也不是越大越好,對於微波及毫米波的電路應用,較寬的線寬容易產生不必要的雜散信號,影響信號的傳輸。
一般RF走線線寬20mil,以對應0402的焊盤,但要滿足50歐的阻抗,寬的線寬就意味著走線與參考層的距離要拉大(影響阻抗的因素包括介質厚度、介電常數、線寬、銅厚、阻焊油墨厚度,但其中介質厚度和線寬的影響最為顯著,一般控阻抗要麼調線寬要麼控介質厚度)。
高速傳輸線線寬4mil、射頻走線需要20mil,如果都是參考同一個平面,介質厚度是固定的,那就滿足不了不同線寬控到同一阻抗。鑑於高速傳輸線需要控阻抗的走線較多,所以就拿射頻走線來做調整,拉大介質厚度的方法就是隔層參考控阻抗,比如走線在頂層,把第二層挖空,參考第三層的平面,達到比較厚的介質厚度。
但是這個挖空也是有講究的,老wu看到有的同學直接複製頂層的射頻走線到第二層作為參考層的挖空區域,但…這個挖空區域還不夠寬,要避免第二層的銅箔對阻抗造成影響,第二層的挖空區域要儘量大,至少也要3倍的射頻走線的線寬。
來源:吳川斌的博客
打開APP閱讀更多精彩內容
聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容圖片侵權或者其他問題,請聯繫本站作侵刪。 侵權投訴