利用Pspice通用測試電路實現關鍵參數的模擬(上)

2021-01-08 電子產品世界

在過去幾年中，Spice模型得到了廣泛的應用。一方面，IC製造商努力向客戶提供精確的模型；另一方面，系統設計工程師日益要求採用更加精確的模型，這也促進了Spice宏模型的創新。許多IC公司都自詡擁有最棒的或者具備革命性新特性的模型，但他們往往未能向用戶提供用於驗證其宏模型精確度的測試電路。最常用的模型要算運算放大器宏模型，精確的運算放大器宏模型非常有用，但對於一般用戶而言，使用這種模型會帶來嚴重的問題。

本文引用地址：http://www.eepw.com.cn/article/201706/347978.htm

大多數系統設計工程師在將運算放大器宏模型實現到一個綜合性電路中之前，都會對其進行測試。然而不幸的是，面對錯誤的模擬結果，系統設計師會直接向IC製造商的應用工程師抱怨，他們開發的模型毫無用處，而當IC製造商的應用工程師試圖了解模型運行的具體情況時，得到的回答卻是「哦，在採用貴方競爭對手提供的另一種模型時，我的電路就能得出正確的結果。」

事實是，每一種模型都不盡相同，有的可能不能支持某個特定設置。因此，我認為，最好的辦法不是弄清楚各個運算放大器宏模型存在的缺陷，而是提供一套能夠支持任何運算放大器宏模型的電路，也就是提供一套面向各種運算放大器宏模型的通用測試電路。

宏模型的區別主要在於其測試參數的複雜程度，模型的任務是模擬運算放大器認為與應用相關的參數。例如，對於軌對軌輸出運算放大器，用戶需要測試並驗證輸出飽和電壓與負載電流的關係。同樣地，低噪聲放大器應該有一個至少能模擬電壓噪聲的模型。除了它們之間的差異，各种放大器宏模型也可以模擬一些相同的參數。在執行模擬時，往往是從下面這些最值得關注的參數開始。

開環增益和相位容限

系統設計師在評估其放大器宏模型的性能時，一般首先會測試其開環增益與頻率的關係。這個測試非常重要，因為設計師可以利用一個簡單的小電路，了解模型的DC增益、-3dB頻率、交叉頻率(如果是電壓反饋放大器，則為增益帶寬積)和相位容限。

圖1a所示為測試電路，RC網絡確保在適當的DC電壓下產生輸出偏流。在較高頻率下，電容會將倒相輸入短路接地，使運算放大器處於開環狀態。這個電路採用了一個較大的電容，以儘快降低增益(f=2πRC)。因此，即便被測運算放大器的主極點頻率極低，用戶也可以模擬並實現平穩的變化，滾降速率為20dB/十倍頻程。

在測試開環增益和相位時，用戶選擇的頻率範圍應當高於放大器的單位增益帶寬。在使用軌對軌輸出模型時，用戶必須向測試電路施加數據表中規定的負載，否則模擬結果可能發生錯誤，尤其是DC增益(AOL=gmRL)。


圖1a：開環增益和相位測試電路


圖1b：開環增益和相位模擬


圖1c：開環增益和相位測試結果

壓擺率

壓擺率是一個放大器速度參數，所有模型都應當能夠模擬這個參數。壓擺率等於尾電流與補償電容的比值。根據所用的宏模型，用戶可以將決定壓擺率的電容置於輸入埠或者一個單獨的網絡中。

我們已經知道Idt=Cdv這個關係，因此，可以直接利用圖2a所示電路，根據輸出值計算出壓擺率。用戶只需要利用插入命令，在探針屏幕上顯示的輸出電壓值之前，鍵入字母「d」。

在執行壓擺率模擬時，請確保將模型設置為瞬態，使輸入信號具備足夠快的上升時間和下降時間，不會對壓擺率造成限制。同時，用戶必須根據運算放大器的速率，選擇相應的輸入信號頻率。輸入信號頻率過高會導致收斂問題。


圖2a：壓擺率測試電路


圖2b：壓擺率模擬

CMRR和PSRR

雖然有的模型不能模擬這兩個參數，但這兩個參數很重要。通常，共模抑制比(CMRR)和電源抑制比(PSRR)模擬電路由一個簡單的RC網絡、一個電阻分壓器和一個電壓控制電源構成，用戶可以在模型中輕鬆實現這兩個參數。

在非倒相配置中，由於調製器的存在，CMRR變得尤為重要。此外，如果某個應用的電源容易受到幹擾，那麼PSRR就非常重要。

藉助圖3和圖4所示測試電路，用戶可以模擬這兩個參數。如果正確地模擬了這兩個參數，那麼極點和零點位置應當與數據表中的曲線圖相一致。


圖3a：CMRR測試電路


圖3b：CMRR響應與信號頻率關係模擬


圖4a：PSRR測試電路


圖4b：PSRR響應與信號頻率關係模擬

輸出阻抗

通常，數據表中不包含這個參數，但有時候必須測試這個參數。如果正確地實現了模擬，用戶可以通過輸出阻抗更加精確地計算出放大器在驅動電容性負載時的穩定時間。

在設計旨在實現穩定性的補償方案時，也需要根據輸出阻抗計算出適當的元件值。藉助這個圖5的測試電路，用戶可以在頻域內使用3種不同的增益值，模擬相應的輸出阻抗。輸出電壓與1A電源電流的比值即為輸出阻抗。


圖5a. 輸出阻抗測試電路，增益分別為1、10和100


圖5b. 輸出阻抗模擬

電壓和電流噪聲

在放大器宏模型設計改進方面，電壓和電流噪聲的改善較為顯著。藉助當前的一些模型，用戶可以利用其閃爍噪聲(flicker noise)組件模擬電壓噪聲，也可以精確地模擬電流噪聲。在宏模型中實現噪聲模擬並不需要消耗太多的運算能力或模擬時間，這個任務的難點在於用戶必須使用正確的等式才能使電壓噪聲密度曲線具備類似於數據表曲線圖的1/f拐點。

利用重對數尺度(log log scale)上的電壓輸出器(電源電壓為0伏特)輸出值，用戶可以輕鬆測試電壓噪聲密度。用戶還可以利用這個電路，在非倒相輸入端串聯一個100kΩ的電阻，模擬電流噪聲密度。請務必將探針窗口(probe window)中顯示的測得結果除以100E3，或者用戶選用的其它電阻值。選用的電阻值越高，產生的電流噪聲越顯著，相比之下，電壓噪聲和熱噪聲變得微不足道。

請務必在Pspice的分析設置窗口中指定輸出電壓。在圖6a所示例子中，輸出電壓為VOUT(伏特)、輸入電壓為VIN，並選中了「啟用噪聲」複選框。


圖6a：電壓噪聲密度測試電路


圖6b：電壓噪聲密度模擬


圖7a：電流噪聲密度測試電路


圖7b：電流噪聲密度模擬


相關焦點

  • pspice的起源與優勢,初學者如何學習
    1972年，美國加州大學伯克利分校的計算機輔助設計小組利用FORTRAN語言開發了一款用於大規模集成電路的計算機輔助設計的軟體，即 pspice 。直到上個世紀末，著名的EDA商業軟體開發商 ORCAD 公司與 Microsim 公司合併，自此 Microsim 公司的 pspice 產品正式併入 ORCAD 公司的商業EDA系統中，迎來了新的發展機遇。
  • 使用PSpice for TI仿真複雜的模擬電源和信號鏈電路
    設計驗證包括在最壞情況下仿真電路運行的能力，以及產品在溫度、極端電壓和器件容差等參數發生變化時確保能夠正常運行。●   設計調試。 如果設計效果不如預期，工程師通常會通過仿真來解決系統中的問題或漏洞。無需重新加工和測試實際PCB，SPICE仿真也可找到並初步測試電路修復情況。
  • 微弱電流/電壓轉換電路在PSPICE和EWB中的仿真比較
    本文基於PSPICE和EWB兩種仿真軟體，分析討論將微弱電流轉換成3-5V電壓的電路仿真。　　2 PSPICE和EWB軟體簡介及比較　　1） PSPICE軟體簡介　　PSPICE是一種通用的電子電路分析模擬軟體，它主要用於在對所分析的電路硬體實現之前，先用計算機對電路進行模擬分析。
  • 新型PSpice® for TI工具可幫助工程師縮短產品上市時間
    此版本使工程師可自由對TI電源和信號鏈產品進行複雜的模擬電路仿真。PSpice for TI提供了全功能電路仿真，包括不斷增長的5700多種TI模擬集成電路（IC）模型庫，使工程師比以往任何時候都能更容易地評估用於新設計的組件。如需了解更多信息，敬請參閱www.ti.com.cn/pspice-for-ti-pr-cn 。
  • 怎樣利用PWM實現DAC電路設計
    本文為第三章：PWM 實現DAC 電路設計，內容包括：3.1 實現原理、3.2 電路設計、3.3 測試驗證、3.4 參數總結。 本章導讀： 當MCU 需要產生不同的模擬信號時，通常採用集成或獨立的D/A 轉換器實現。但是在要求低成本的場合，可以通過PWM 信號產生系統需要的直流和交流信號。
  • 從PSPICE過渡至NI Multisim:教程
    概覽本文引用地址：http://www.eepw.com.cn/article/106146.htm　　SPICE (針對集成電路的仿真程序)是加利福尼亞大學伯克萊分校開發的模擬電路仿真器，是作為CANCER
  • 「模擬電路」電晶體放大電路設計、製作與測試
    實 驗 報 告課程名稱：模擬電路技術實驗實驗一：電晶體放大電路設計、製作與測試圖一：電路設計原理圖3、設計原理分析：電晶體放大電路實驗，選用共射極放大電路，利用電壓分壓式工作點穩定單電晶體放大原理，偏置電阻選用，共同組成的分壓電路，並在發射極與參考點之間接有電阻RE，以實現穩定放大電路靜態工作點。
  • 模擬電路中常用電阻參數詳解
    電阻的參數有很多，平時我們一般關注值、精度、額度功率，這三個指標合適即可。誠然，在數字電路中，我們無需關注太多的細節，畢竟只有1和0的數字裡面，不大計較微乎其微的影響。但是在模擬電路中，當我們使用精準的電壓源，或者對信號進行模數轉換，又或者放大一個微弱的信號時，阻值的小小變動都會帶來很大的影響了。
  • 電路仿真軟體細談
    電路仿真軟體是進行電路仿真的必備工具，採用合適電路仿真軟體可從一定程度上簡化仿真過程。目前，存在6大流行的電路仿真軟體，本文對Ltspice電路仿真軟體加以介紹，希望大家在閱讀完本文後對Ltspice有一定的了解。
  • 淺談模擬電源和信號鏈電路的SPICE仿真實驗
    電路仿真有三種主要用例： ·  器件評估。有時甚至在實際器件或應用電路實際可用之前，就可測量特定產品在特定應用中的性能。 ·  驗證設計。構建物理原型之前，構建和仿真複雜的電路板級和系統級設計能讓工程師對其電路充滿信心，並縮短設計時間。設計驗證包括在最壞情況下仿真電路運行的能力，以及產品在溫度、極端電壓和器件容差等參數發生變化時確保能夠正常運行。
  • Science 封面:谷歌實現量子化學模擬,迄今為止全球首例
    量子計算中的誤差是由於量子電路與環境的相互作用而產生的（即使很小的溫差也可能導致量子比特誤差）。而無論是在量子比特還是其他方面產生的誤差，在模擬化學反應時，量子算法必須以較低的成本解決掉這些誤差。就像實現量子糾錯碼。解決誤差最流行的方法是使用 VQE。
  • 電路仿真軟體細談 - 21IC中國電子網
    電路仿真軟體是進行電路仿真的必備工具，採用合適電路仿真軟體可從一定程度上簡化仿真過程。目前，存在6大流行的電路仿真軟體，本文對Ltspice電路仿真軟體加以介紹，希望大家在閱讀完本文後對Ltspice有一定的了解。
  • 工程師必須掌握模擬電路TOP10 —電路圖天天讀(123)
    模擬電路為處理模擬信號的電子電路，模擬信號就是時間和幅度都連續的信號（連續的含義是在某以取值範圍那可以取無窮多個數值）。模擬信號的特點：1、函數的取值為無限多個；2、當圖像信息和聲音信息改變時，信號的波形也改變，即模擬信號待傳播的信息包含在它的波形之中（信息變化規律直接反映在模擬信號的幅度、頻率和相位的變化上）。
  • 光耦電路中常常被人忽視的6個關鍵參數
    本文引用地址：http://www.eepw.com.cn/article/201808/386456.htm光電耦合器的優勢有目共睹，其體積小、壽命長、無觸點，抗幹擾能力強，輸出和輸入之間絕緣，單向傳輸信號表現優異，在數字電路上也有廣泛的應用。而在光耦電路設計中，有兩個參數常常被人忽視，需要格外注意。
  • 愛德萬測試AVI64擴充V93000平臺通用模擬測試能力
    近日，愛德萬測試專為V93000單一可擴充平臺設計的DC Scale AVI64模塊已開始出貨， AVI64提供了64個通用的模擬測試通道，將可擴充V93000平臺的測試範圍延伸至智能互聯器件及其電源模擬組件，以應對目前高速成長的移動、汽車與物聯網的市場需求
  • 利用PSpice仿真數字濾波器的快速簡單方法
    PSpice 已經成為模擬電路仿真使用的行業標準工具。模擬電路具有真實的物理實現，可以用它們的原理示意圖進行仿真，其頻率響應是電路時間常數的結果。與之相反的是，數字濾波器對一系列樣本進行數學運算。數字濾波器的時間常數隱藏在採樣間隔T中。
  • STM32的瞬態運動參數存儲測試系統設計
    摘要：在瞬態運動參數測試中，對存儲測試系統的實時性和功耗提出了更高的要求。提出了一種基於STM32的嵌入式存儲測試系統的設計方案，介紹了該系統關鍵部分的軟硬體設計，主要包括模擬信號調理、數據採集存儲和USB數據回讀。該系統具有實時性好、體積小、功耗低的特點，適合於惡劣環境下加速度信號的採集存儲。試驗結果表明，該系統工作穩定，實現了設計目標。
  • 電力電子電路健康監測的特徵參數選取和閾值建立
    本文以Buck電路為例，選擇電路輸出電壓作為監測信號，提取輸出電壓平均值及紋波值作為關鍵參數，計算馬氏距離作為特徵參數，求得健康閾值。然後用這些數據實現電路的健康狀態監測。實驗結果表明，利用該方法能夠跟蹤故障關鍵參數的變化趨勢，有效實現電力電子電路的健康監測。
  • 基於OrCAD/PSpice的晶體振蕩電路設計仿真
    在OrCAD／PSpice環境中完成了電路的時域和頻域仿真分析，對影響振蕩電路起振特性的因素進行了探討，進一步驗證了PSpice電路仿真設計的合理性和可靠性。給出了發生電路的振蕩、穩幅波形，測量了振蕩周期和振蕩頻率，並與理論值做出比較。結果表明，設計的振蕩電路波形好，振蕩頻率穩定，易於實現，可廣泛應用於工程設計領域。
  • 身為工程師需要了解的模擬積分器電路!
    因此，模擬計算機相當普遍，因為幾乎所有微分方程的求解都需要對信號進行積分運算的能力。雖然控制系統大多都已實現數位化，並且數值積分也已取代模擬積分，但在傳感器、信號生成和濾波的運算方面，仍然需要模擬積分器電路。這些應用使用基於運算放大器的積分器，並在反饋迴路中帶有電容元件，以便為低功耗應用提供必要的信號處理。儘管實用性仍然很重要，但許多設計人員可能會輕易忽略。