FPGA設計開發軟體Quartus II的使用技巧之: 編譯及仿真工程

2021-01-11 電子產品世界

本文引用地址：http://www.eepw.com.cn/article/201706/348817.htm5.6.1 編譯

編譯的步驟如下。

（1）首先把頂層模塊設置為Top-Level Entry，如圖5.15所示。

（2）選擇「processing」菜單的「Start Compilation」選項進行編譯，如圖5.16所示。

圖5.15 設置頂層模塊 圖5.16 開始編譯

（3）查看「message」欄中的錯誤，改正直到沒有錯誤為止。

圖5.17 編譯無錯誤

5.6.2 仿真

可以使用Quartus II Simulator在工程中仿真任何設計。根據所需的信息類型，可以進行功能仿真以測試設計的邏輯功能，也可以進行時序仿真。在目標器件中測試設計的邏輯功能和最壞情況下的時序，或者採用Fast Timing模型進行時序仿真，在最快的器件速率等級上仿真儘可能快的時序條件。

下面是利用Quartus II Simulator進行仿真的步驟。

（1）設置頂層模塊。

Quartus II軟體可以仿真整個設計，也可以仿真設計的一部分。通過指定工程中的某一個設計實體為頂層設計實體，即可仿真該頂層實體及其所有附屬設計實體，如圖5.18所示。

（2）建立波形文件。

選擇新建其他文件對話框的「Vector Waveform File」建立.vmf文件，如圖5.19所示。

圖5.18 設置頂層模塊 圖5.19 建立仿真波形文件

（3）添加觀察信號。

通過圖5.20～圖5.22向新建的波形文件添加觀察信號。

首先通過雙擊圖5.20的空白區域添加觀察信號。

然後在彈出的對話框中填寫要插入的信號名，如圖5.21所示。

圖5.20 在仿真界面中添加觀察信號 圖5.21 插入信號對話框

也可以使用Node Finder選擇指定的信號，如圖5.22所示。

（4）添加激勵。

通過拖曳波形，產生想要的激勵輸入信號。可以通過如圖5.23所示的工具條為波形圖添加信號。

圖5.22 「Node Finder」對話框 圖5.23 波形控制工具條

如圖5.24所示是添加激勵後的波形示例。

圖5.24 波形示例

（5）功能仿真。

添加完激勵信號後，保存波形文件。選擇工具欄中「Simulator Tool」工具進行仿真，如圖5.25所示。

首先做功能仿真，先單擊「Generate Functional Simulation Netlist」按鈕產生仿真需要的網表文件，然後把「Overwrite simulation input file with simulation result」選中（否則不能顯示仿真結果），單擊「Start」按鈕進行仿真。

仿真完成後，單擊「Open」按扭打開仿真結果，如圖5.26所示。

（6）時序仿真。

功能仿真正確後，可以加入延時模型，進行時序仿真。將Simulation mode選為Timing模式，如圖5.27所示。

圖5.25 「Simulation Tool」對話框 圖5.26 仿真結果

圖5.27 仿真模式設置

仿真結束後，輸出的波形會出現延時，如圖5.28所示。

圖5.28 時序仿真結果的延時


相關焦點

  • FPGA quartus ii裡的靜態時序分析
    FPGA quartus ii裡的靜態時序分析 huan09900990 發表於 2020-11-25 11:39:35 在fpga工程中加入時序約束的目的： 1、給quartusii
  • FPGA設計開發軟體Quartus II的使用技巧之:Quartus II軟體基礎介紹
    （1）使用NewProjectWizard（「File」菜單）建立新工程並指定目標器件或器件系列。（2）使用TextEditor建立VerilogHDL、VHDL或Altera硬體描述語言（AHDL）設計。根據需要，使用BlockEditor建立表示其他設計文件的符號框圖，也可以建立原理圖。
  • FPGA設計開發軟體Quartus II的使用技巧之: 創建工程設計文件
    5.5創建工程設計文件5.5.1創建工程QuartusII軟體將工程信息存儲在QuartusII工程配置文件中，如表5.1所示。它包含有關QuartusII工程的所有信息，包括設計文件、波形文件、SignalTap®II文件、內存初始化文件以及構成工程的編譯器、仿真器和軟體構建設置。
  • Quartus II 18.0 PLD/FPGA開發軟體
    Quartus II 是Altera公司帶來的專業的PLD/FPGA開發軟體，該版本不僅增加了Spectra-Q引擎，還帶了新的算法更新了TimeQuest時序分析器，時序分析速度提高了2倍，新的Spectra-Q引擎，進一步提高了下一代可編程器件的設計效能，並且利用新一代的設計空間管理器(DSE)針對用戶界面更新了流程，通過工具指導用戶的使用。
  • FPGA設計開發軟體Quartus II的使用技巧之: 約束及配置工程
    設計好工程文件後，首先要進行工程的約束。約束主要包括器件選擇、管腳分配及時序約束等。時序約束屬於較為高級的應用，通過時序約束可以使工程設計文件的綜合更加優化。下面對這幾種約束方式進行介紹。圖5.33 管腳分配器已經編譯過的所有輸入輸出信號都會自動顯示在分配列表中，無需手動添加。按照用戶的設計需求進行管腳定義，然後再編譯整個工程文件，即可進行下載。
  • 【從零開始走進FPGA】創造平臺——Quartus II 11.0 套件安裝指南
    自從Bingo 2009年開始接觸FPGA，Quartus II 版本的軟體從n年前的5.1版本到今天的最新發布的11.0，都使用過;當然對於軟體核心構架而言，萬變不離其宗。雖然多多少少有點bug，但這10多個版本發展到了現在，能看到Altera一直在努力，致力於更完美的用戶界面，更快的綜合速度的軟體開發。
  • FPGA設計開發軟體ISE使用技巧之:創建設計工程
    6.4 創建設計工程本文引用地址：http://www.eepw.com.cn/article/269335.htm　　本節將重點講述如何在ISE下創建一個新的工程。要完成一個設計，第一步要做的就是新建一個工程。
  • 京微雅格FPGA的仿真方法
    目前，已經有越來越多的用戶都開始使用國產FPGA來做自己的設計，然而在FPGA的開發過程中，免不了要對設計進行仿真。京微雅格的FPGA是支持在modelsim中進行仿真的。本文引用地址：http://www.eepw.com.cn/article/268186.htm　　京微雅格的FPGA需要在Primace軟體中進行開發，為了便於客戶進行仿真設計，在Primace5.0及以上版本都支持在工程中直接調用仿真工具Modelsim。同時，也支持在modelsim中直接進行調用京微雅格仿真庫的方式脫離primace軟體進行仿真。
  • Altera發布最新版Quartus II開發軟體
    Altera公司(Nasdaq: ALTR)日前發布業界成熟可靠的最新版Quartus  II開發軟體——對於FPGA設計，性能和效能在業界首屈一指的軟體。
  • 通過EDA設計工具了解FPGA的設計流程
    對於初學者而言,FPGA的設計流程是否顯的"又臭又長"呢?呵呵,如果真的有這樣的感覺,沒有關係,下面我就通過對軟體的使用來了解FPGA的設計流程。　　使用synplify pro要先新建工程，注意修改工作目錄，然後添加所要編譯的文件，要注意top文件要最後一個添加，這樣才可以保證生成的文件是以top文件來命名的　　2)使用modelsim進行功能仿真　　導入源程序和testbench進行仿真，並保存波形文件（.wlf）　　3)使用quartusⅡ
  • FPGA設計開發軟體ISE使用技巧之:ISE軟體的設計流程
    6.3 ISE軟體的設計流程本文引用地址：http://www.eepw.com.cn/article/269334.htm　　Xilinx公司的ISE軟體是一套用以開發Xilinx公司的FPGA&CPLD的集成開發軟體，它提供給用戶一個從設計輸入到綜合、布線、仿真、下載的全套解決方案，並很方便地同其他EDA工具接口。
  • FPGA驗證之功能仿真和時序仿真的區別與方法
    這個例子裡面使用到了由Quartus II生成的一個片上ROM存儲單元。這種存儲單元和RAM一樣，都是基本的FPGA片上存儲單元，在以後的設計裡面會經常使用到。圖1 EDA工具設置(2)編譯工程。編譯帶有IP Core的工程文件。(3)編譯完成後會在工程目錄下生成「simulation-modelsim」的目錄，如圖2所示。
  • FPGA設計開發軟體ISE使用技巧之:典型實例-ChipScope功能演示
    ChipScope的兩種實現流程，基於Xilinx開發板完成設計至驗證的完整過程。　　· 設計軟體：ISE 7.1i。　　· 綜合工具：ISE自帶的XST。　　· 仿真軟體：ModelSim SE 5.8C。　　· 在線調試：ChipScope Pro 8.2i。　　· 硬體平臺：紅色颶風II代Xilinx開發板。　　· 實例內容：計數器。
  • FPGA系統設計的仿真驗證之: ModelSim的仿真流程
    7.3.2 使用ModelSim進行功能仿真　　使用ModelSim對設計的HDL程序進行仿真分為功能仿真和時序仿真兩種。本節將以一個具體的實例講解如何使用ModelSim對HDL工程進行功能仿真。時序仿真的具體內容將在7.4節具體介紹。　　這裡我們使用的例子是一個分頻電路的設計。所謂分頻電路是將較高頻率的時鐘分頻，得到較低頻率的時鐘。
  • LabVIEW,將軟體與FPGA結合起來
    ;而開發所需要涉及的學科非常多，數學、仿真、用戶界面甚至FPGA，驅動、控制、調製等涉及的軟體工具複雜，而且軟體工具並不適用於系統級設計。因此，開發軟體無線電架構，通常會有較長的學習時間，而且開發出來的產品也還面臨有限的代碼復用問題，時間和成本花費都很高。　　Jin Bains在EDICON China 2015主題演講報告上指出，在報告之前，他去了中國的長城，他很感嘆人類在創造工程上的偉大。而在5G時代，隨著硬體變得越來越小，帶寬越來越高，運行速度越來越快，軟體在測試領域的面臨的挑戰也日益嚴峻。
  • 【從零開始走進FPGA】 SignalTap II Logic Analyzer
    一、為啥別忘了我本文引用地址：http://www.eepw.com.cn/article/273854.htm　　嵌入式邏輯分析儀—SigbalTap II，是Altera Quartus II 自帶的嵌入式邏輯分析儀，與Modelsim軟體仿真有所不同
  • Quartus II 15.0和Modelsim SE最快速的聯調
    最近在Quartus上做一點項目，要進行一些仿真，電腦上只安裝有Modelsim SE，於是在網上尋找聯調的方法，發現絕大部分教程要麼太老，要麼還是過於複雜(需要重複編譯庫，或者每做一個新的設計都要重新編譯庫)。
  • FPGA工程開發中仿真的重要性
    打開APP FPGA工程開發中仿真的重要性 工程師曾玲 發表於 2018-06-26 09:07:00 在進行FPGA工程開發中
  • Quartus II軟體12.0的新功能詳解
    採用這一版本軟體，目標器件是Stratix V FPGA的設計在編譯時間上平均縮短了35%，進一步提高了fMAX性能。而且，目標器件是Cyclone V和Arria V FPGA的設計在編譯時間上平均縮短了25%。 　　（2）Qsys系統集成工具 　　用戶採用經過增強的Altera Qsys系統集成工具，改進了系統設計，簡化了設計重用。
  • FPGA入門:第一個工程實例之功能仿真運行
    隨後ModelSim-Altera便啟動，如圖5.35所示，這是ModelSim-Altera軟體的工作界面。關於ModelSim-Altera軟體的基本使用建議大家參考該軟體菜單欄Help下自帶的一些文檔，尤其是HelpàPDF Documentation裡的幾個文檔。ModelSim-ALTEra的功能也非常強大實用，如果要詳細展開來探討，恐怕也要專門寫本書才可以。