基於FPGA的實時中值濾波器硬體實現

2021-01-06 電子產品世界

高清視頻監控逐漸成為市場的熱點,視頻監控不僅要求把現場圖像捕獲並保存,而且還要儘可能清晰。在高清圖像的生成和採集過程中,往往會受到各種噪聲的幹擾,使高清圖像的質量變差,因此必須對圖像進行濾波、平滑等預處理來消除噪聲。中值濾波作為一種非線性濾波方法,既可以消除隨機噪聲和脈衝幹擾,又可以很大程度地保留圖像的邊緣信息,得到了廣泛的運用。在許多實際應用場合,如高清視頻監控、X光圖像的降噪等,需要快速且實時地進行中值濾波,軟體實現達不到實時處理的要求,因此選用硬體實現。
在硬體實現上,文獻[1]、[2]等採用行延遲的方法形成鄰域數據,以實現3×3的中值濾波。文獻[7]為了提高紅外成像跟蹤器設計了大窗口的中值濾波器。文獻[3]、[4]提出了鄰域圖像幀存的存儲結構,該結構充分利用了圖像幀存的數據結構轉換特性,並行高速提供鄰域圖像數據,配以FPGA作為並行處理器,高速實時地實現了中值濾波。但是以上研究都是基於標清圖像的中值濾波器,處理的圖像大小一般為256×256、512×512的灰度圖等,很少有實現高清圖像的中值濾波器。本文在文獻[3]、[4]的理論基礎上,在蘇光大主持研製成功的NIPC-3鄰域圖像並行處理機上實時實現了1 920×1 080×8 bit的高清圖像的中值濾波器。該系統的硬體是基於一個標準的PCI板卡,Altera公司的CycloneII FPGA是圖像處理系統的核心,此外,該板卡還包括了若干片SRAM、視頻採集轉換晶片、CPLD和PCI接口晶片。NIPC-3硬體處理的結果由PCI傳到計算機做後續處理,是軟硬體結合的系統。
1 快速二維中值濾波器算法
本文中值濾波器排序算法用文獻[2]提出的快速排序算法。如圖1,將3×3窗口內的各個像素分別定義為M11、M12、M13、M21、M22、M23、M31、M32、M33。首先分別對窗口中的每一行計算最大值、中值,最小值不難判斷。9個數值中,3個最大值中的最大值和3個最小值中的最小值一定是9個像素中的最大值和最小值;3個中值中的最大值至少大於5個像素:即本行中的最小值和其他2行的中值及最小值;而3個中值中的最小值至少小於5個像素:即本行中的最大值和其他兩行中的中值及最小值。最後,比較3個最大值中的最小值Min_of_Max,3個中值中的中值Med_of_Med,3個最小值中的最大值Max_of_Min,得到中間值即為濾波的最後結果Med_of_Nine。

本文引用地址:http://www.eepw.com.cn/article/191106.htm

利用這種排序法的中值濾波運算僅需17次比較,且該算法十分適用於在FPGA上做並行處理,大大提高了濾波的速度。
2 FPGA硬體實現
鄰域圖像並行處理機是一種以鄰域圖像幀存提供鄰域圖像數據、以鄰域圖像處理器並行鄰域圖像處理的圖像並行處理機,其本質是鄰域數據(即多數據)的並行處理[4]。中值濾波系統框圖如圖2所示,主機通過PCI接口將待處理數據寫入共享RAM,數據再由共享RAM轉入鄰域存儲體,利用行順序鄰域生成方法[3],將數據由串行轉化為並行,實現處理並行,達到數據的高速處理。鄰域存儲體是由4片SRAM組成,型號是IS61SP6464,位寬為64 bit,一次可以存取8個字節,4片SRAM並行排列,一個時鐘周期最多可以吞吐32個字節。見圖3,考慮一個N1×1的隨機鄰域,N2個時鐘周期就可以得到N1×N2大小的鄰域。然後再將中值濾波模塊結果通過FIFO緩存寫入共享RAM,傳到PC機顯示。

濾波器相關文章:濾波器原理

fpga相關文章:fpga是什麼

濾波器相關文章:濾波器原理

電源濾波器相關文章:電源濾波器原理


相關焦點

  • IIR數字濾波器的FPGA仿真與實現
    文章介紹了一種基於EDA技術中的模塊化設計思想,採用VHDL硬體描述語言對IIR數字濾波器中的一些關鍵電路模塊進行設計,最終在FPGA上實現IIR 數字濾波器的方法[1]。1 IIR數字濾波器硬體設計原理1.1 數字濾波器的原理數字濾波器的功能是完成信號濾波處理,是用有限精度算法實現離散時間線性非時變系統[2]。
  • 基於FPGA的司機眼球跟蹤疲勞檢測報警系統
    基於FPGA的司機眼球跟蹤疲勞報警系統可以很好的解決上述問題,且相較於傳統的DSP實現具有集成度高、處理速度快、功能更強大、方便改進內部設計等諸多優點。1、研究意義視頻實時跟蹤作為一個應用性研究方向,其應用愈加廣泛,如軍事、航空、防盜、視頻會議等場合,特別是重要場合的安檢系統成為新的應用領域。
  • 基於FPGA的八通道超聲探傷系統設計
    為了滿足探傷系統實時、高速的要求,我們採用了硬體報警,缺陷回波峰值包絡存儲等關鍵技術。此外,該系統在小型化和數位化方面有顯著提高,為可攜式多通道超聲檢測系統設計奠定基礎。關鍵詞:八通道;超聲探傷;硬體報警;FPGA 超聲波探傷是一種重要的無損檢測方法,在大型鍋爐、發電機組、鐵路橋梁和航空航天等各個工業部門都得到了廣泛的應用,並成為保證工程質量、確保設備安全的一種重要手段。
  • 基於IP核的FIR低通濾波器的設計與實現
    0.引言本文引用地址:http://www.eepw.com.cn/article/267693.htm  FIR(Finite Impulse Response,有限衝擊響應)數字濾波器具有穩定性高、可以實現線性相位等優點,廣泛被應用於信號檢測與處理等領域
  • 基於FPGA+Python的定點平方根實現
    0 引言本文引用地址:http://www.eepw.com.cn/article/236205.htmFPGA 作為可編程的邏輯器件,它具有功耗低、便於修改、調試等特點,並能在上面實時完成大量的算法,平方根運算作為信號和圖像處理中的常見算法
  • 基於SoC+FPGA平臺快速動態加載驅動開發及實現
    摘要:以TI公司的OMAP-L138型號雙核處理器單片系統(SoC)與ALTERA公司 EP3C80F484型號FPGA為核心的嵌入式硬體平臺,介紹了SoC與FPGA通過高速SPI接口實現固件動態加載的方法,以及基於Linux的SoC對FPGA快速動態加載驅動程序開發的原理及步驟。
  • 使用FPGA構建的數字濾波器設計方案
    通過SignalCompiler把模型轉換成VHDL語言加入到FPGA的硬體設計中,從QuartusⅡ軟體中的虛擬邏輯分析工具SignalTapⅡ中得到數字濾波器實時的結果波形圖,結果符合預期。本文在採取了一種基於FPGA和DSP Builder的方法設計FIR數字濾波器時,採用了層次化、模塊化的設計思想,遵循DSP Builder的設計開發流程,在Matlab/Simulink 中建立模型並進行系統級仿真,再進行Verilog語言轉換,ModelSim仿真驗證無誤後實現了FIR數字濾波器的實時測試。
  • 基於FPGA的Petri網的硬體實現
    基於FPGA的Petri網的硬體實現 電子發燒友 發表於 2019-01-01 16:28:00 Petri網是一種系統的、數學的和圖形的描述和分析工具,它具有強大的描述並發、異步、分布、並行、不確定/隨機性的信息處理系統的能力
  • 基於VerilogHDL語言的FIR數字濾波器設計與實現
    打開APP 基於VerilogHDL語言的FIR數字濾波器設計與實現 秩名 發表於 2012-08-13 13:12:14
  • FPGA和IP核的FIR低通濾波器的設計
    由於FPGA(Field Programmable Gate Array,現場可編程門陣列)基於查找表的結構和全硬體並行執行的特性,如何用FPGA 來實現高速FIR 數字濾波器成了近年來數位訊號處理領域研究的熱點。目前,全球兩大PLD 器件供應商都提供了加速FPGA 開發的IP(IntelligentProperty,智慧財產權)核。
  • 關於基於FPGA平臺的手持式頻譜分析儀的實現原理
    為了提高頻譜解析度,需要通頻帶很窄的濾波器,並且由於模擬濾波器中心頻率會隨時間、環境溫度「漂移」,因此製造高穩定度、高精度的的這種頻譜分析儀比較困難。隨著FFT的提出,利用數字方法進行頻譜分析成為可能,這解決了很多傳統頻譜分析儀存在的問題,如「溫漂」等。實現FFT算法有利用軟體或利用純硬體等不同方法,利用軟體的方法可以在PC機或在DSP晶片上實現,其頻譜分析主要是依靠軟體計算來實現。
  • 基於FPGA的四階IIR數字濾波器設計
    本系統選用橢圓函數濾波器進行設計。1 原理分析數字濾波器實際上是一個採用有限精度算法實現的線性非時變離散系統,它的設計步驟為:首先根據實際需要確定其性能指標,再求得系統函數H(z),最後採用有限精度算法實現。
  • 基於FPGA的Gzip解壓縮硬體設計
    其中,文件頭包括:固定值,用於Gzip文件格式鑑別;壓縮方法,記錄壓縮時採用的壓縮方法;壓縮標誌,記錄作業系統等信息;文件名,記錄壓縮時文件的名稱;CRC16,記錄文件頭CRC16校驗的值,等。每個壓縮數據塊在最開始的3bits(其中前2bits:00,stored;01,fixed;10,dynamic;11:保留位;最後1bits:0,不是最後一個數據塊;1:最後一個數據塊)中會記錄該數據塊所採用的壓縮模式以及該數據塊是否為最後一個數據塊,而在解壓縮時只需針對性處理即可。  文件尾包括:CRC32,記錄原始數據CRC32校驗值;ISIZE,記錄原始文件數據大小。
  • 基於FPGA器件的QPSK調製解調程序實現系統的設計與測試
    ,從而才能進一步支持基於該硬體的複雜程序的正確調試。目前國內對於 QPSK調製解調的基本原理、具體實現以及解調中所涉及的載波同步問題都已有很深入的研究,而本文對此並不作過多討論,僅僅是藉助於一種昀簡易的 QPSK調製解調系統來進一步闡述硬體設計檢驗的系統實現和測試方法,並昀終以解調的誤碼率大小作為本次檢驗的參照指標。
  • 「正點原子FPGA連載第27章基於OV5640的中值濾波實驗
    而中值濾波是一種常用的降噪方法,它不僅可以去除孤點噪聲,而且可以保持圖像的邊緣特性,不會使圖像產生顯著的模糊。本章實驗我們將進行基於OV5640攝像頭的中值濾波的實驗。本章包括以下幾個部分:2727.1簡介27.2實驗任務27.3硬體設計27.4軟體設計27.5下載驗證27.1簡介濾波是指接收(通過)或過濾掉信號中一定的頻率分量,例如,通過低頻率的濾波器稱為低通濾波器。空間濾波是圖像處理領域應用非常廣泛的工具之一,它可以改善圖像質量,包括去除高頻噪聲與幹擾、圖像平滑等。
  • 基於開關電容ADC實現抗鋸齒濾波器的精密設計
    基於開關電容ADC實現抗鋸齒濾波器的精密設計 Eric Newman;Rob Reede 發表於 2020-12-17 10:16:00   作者: Eric Newman
  • 基於DSP的吉他音效器的設計與實現
    軟體方面主要使用內存中定義的環形緩衝區從而以DSP的零消耗循環控制實現高效的延時,並使用嵌套的全通濾波器實現較好的混響功能。使用音頻硬體測試軟體RMAA(Right Mark Audio Analyzer)的測試結果表明,該吉他音效器的頻率響應、動態範圍、本底噪聲和互調失真等指標達到了設計要求,具有一定的推廣和應用價值。
  • 基於Simulink的CIC梳狀濾波器的設計
    長期以來,CIC梳狀濾波器一般是在通用DSP處理器上實現的,由於DSP處理器的順序執行特性的限制,其速度很難滿足一些高速抽取與插值系統的需要。FPGA具有優良的全硬體並行執行的特性,研究CIC梳狀濾波器的設計及其FPGA實現具有重要的現實意義。
  • 一種基於FPGA的視頻圖像畫面分割器設計
    摘要:為了解決在一個屏幕上收看多個信號源的問題,對基於FPGA技術的視頻圖像畫面分割器進行了研究。研究的主要特色在於構建了以FPGA為核心器件的視頻畫面分割的硬體平臺,首先,將DVI視頻信號,經視頻解碼晶片轉換為數字視頻圖像信號後送入異步FIFO緩衝。
  • 基於FPGA實現:小型低成本SAR數字接收機
    信號de-chirped可以在任意中頻(IF),從而實現更好的RF濾波;2. 通過數字濾波降低量化噪聲;3. SAR能夠在de-chirped和脈衝模式下靈活切換。基於BYU的microSAR系統雖然工作正常,但研究發現由於濾波器的脈衝響應較長,用於抑制饋電數據的High-Q濾波器會引起回波數據的失真。