Intel於前幾日舉辦了他們的架構日活動（今天解禁），在上個月的財務會議上公布7nm延期而引起股價大跌之後，這場活動可以說是尤為重要。Intel在這場活動上面介紹了他們接下來的產品、技術路線，覆蓋了封裝工藝、製程工藝、CPU內核微架構、x86 SoC架構、FPGA晶片架構、Xe-LP GPU架構、傲騰、oneAPI、安全特性和CXL互聯等方面的進展，可以說是一次非常全面的大型公開展示活動了。本文是系列報導的第三篇，來看看篇幅最大的Xe GPU部分。
Intel將Xe GPU的架構描述為可擴展的向量-矩陣架構。
它的高度可擴展性讓它能夠針對不同市場推出不同分支的架構和產品，從面向高性能計算市場Xe-HPC，面向數據中心、AI計算的Xe-HP，再到面向遊戲玩家的Xe-HPG和面向移動端的Xe-LP，多種多樣。
像面向低功耗市場的Xe-LP將會在Tiger Lake、DG1和SG1三種具體產品中出現，其中Tiger Lake將會集成96組EU的Xe-LP GPU，而DG1則是面向於開發者、創作者等群體的獨立顯卡，它在CES 2020上面被展示過。另外還有一種全新公布的SG1，它是Intel為數據中心推出的小型加速卡，目標市場是低延遲、高密度的雲遊戲市場和視頻串流市場，它集成了四枚DG1的核心，能夠提供不俗的算力。
這次官方也終於放出Xe-LP的具體架構，並用較大的篇幅進行了講解，我們會將該部分內容單獨做出一篇文章，這裡就簡略的講一下。Tiger Lake集成的Xe-LP擁有96組EU，整個GPU的規模比起上代，也就是11代核顯要大上50％，這是由於Xe的整個架構有巨大的改變。
比如說，現在單個EU內，其ALU單元的寬度從原本的4-wide拓寬一倍達到8-wide，另外還增設了一個用於執行擴展數學的兩寬度（2-wide）ALU，這樣一來EU內部可以並行計算傳統的整數或浮點運算和擴展數學運算，比原本的效率要高。另外，現在兩個EU共享一個線程分配單元，同時線程分配單元被簡化了，其中的調度部分現在該由軟體來提前決定，也就是由驅動這些東西來負責，這個改動當年在NVIDIA的Kepler架構上出現過，它能夠讓GPU的整體能效有提升。
再來看看高端產品線。
正如此前爆料中的內容所示，Xe-HP將會有1-Tile、2-Tile和4-Tile三種版本，基本區別就是核心規模，4-Tile應該就是四倍於1-Tile的。
官方此次給出了用1-Tile的Xe-HP做媒體轉碼的演示，1-Tile的Xe-HP GPU最多能夠支持10路4K解析度的HEVC視頻的實時編碼，從FFmpeg的輸出來看，是60幀的，這裡很顯然用的是它的計算單元而不是專用媒體引擎進行的編碼。
1-Tile的FP32計算能力可以達到10.6TFLOPS左右，而4-Tile的Xe-HP可以達到42.3TFLOPS左右的高度，是目前單封裝晶片能達到的最高水平。
接下來是全新的面向於遊戲玩家的產品分支——Xe-HPG。
官方確認它將會有基於硬體的光線追蹤加速功能。其他方面，它整合了來自於Xe-LP的能效特性和Xe-HP的可擴展性，將會使用GDDR6顯存，並計劃於明年出貨。
Intel還給出了Xe顯卡產品的封裝和製程情況，從圖上可以看到，Intel仍然會以自家的製程工藝為主，不過Xe-HPG，也就是針對遊戲的晶片，將會外包給第三方代工廠，面向於高性能計算市場的Ponte Vecchio的IO晶片也將會由第三方代工廠負責。在封裝工藝上，高端的Xe-HP和Xe-HPC都會用上Intel的新封裝技術，Xe-HP會用EMIB做晶片之間的互聯，Xe-HPC會使用CO-EMIB和Foveros兩種封裝技術，做3D晶片。
除了硬體內容，Intel還用較大的篇幅闡述了他們在軟體上面所做的工作，這部分內容將會歸入到未來的架構詳解文章中，敬請期待。