Intel於前幾日舉辦了他們的架構日活動(今天解禁),在上個月的財務會議上公布7nm延期而引起股價大跌之後,這場活動可以說是尤為重要。Intel在這場活動上面介紹了他們接下來的產品、技術路線,覆蓋了封裝工藝、製程工藝、CPU內核微架構、x86 SoC架構、FPGA晶片架構、Xe-LP GPU架構、傲騰、oneAPI、安全特性和CXL互聯等方面的進展,可以說是一次非常全面的大型公開展示活動了。本文是系列報導的第一篇,首先來看看Intel在製程方面的新進展。
年初在CES大展上,Intel已經預告了Tiger Lake將會使用代號為10nm+的製程工藝進行生產,不過當時並沒有給出關於這個10nm+工藝的詳情。今天官方正式公布了這個神秘的10nm+製程的詳情,並且還給它用上了全新的命名,稱其為10nm SuperFin工藝。
首先要說明的是Intel 10nm節點的混亂命名情況,在Cannon Lake上面,Intel實際已經推出了第一代的10nm製程,但是因為它的表現實在太糟糕了因此官方很快就不承認它是首代10nm工藝了,到Ice Lake上,Intel的10nm製程實際上已經發展到第二代了,如果按照14nm時代的命名,那它其實就是所謂的10nm+。不過因為種種原因,Intel在宣傳口上面把Ice Lake的10nm製程稱為初代,這也是Tiger Lake的10nm+的來由。
Intel製程路線,14nm真的有4個加號的版本
10nm那混亂的製程命名使得Intel給Tiger Lake的10nm+重新想了一個名字——10nm SuperFin,它結合了該工藝身上的兩個新元素——SuperMIM和重新定義的FinFET工藝。這兩個要素讓10nm SuperFin成為了Intel製程發展歷史上在單個工藝節點內進步最大的中間節點,相當於當年的初代14nm直接進步到14nm+++。我們先來看在FinFET工藝上Intel所做出的改良:
10nm製程的首個加強版被命名為10nm SuperFin
Intel製程發展歷史上在單個工藝節點內進步最大的中間節點
在FinFET上面,Intel主要做出了三點改良,首先是改進了柵級製造工藝,提高了通道遷移率,從而能夠讓電荷更快地移動,提高電晶體的性能;其次是擴大了柵級間距,讓電晶體能夠承受更高的驅動電流;最後是改良了源級和漏極的晶體結構,使得其電阻降低,能夠讓更多的電流通過通道。其中擴大柵級間距這個辦法在14nm時代就用過,效果很好。
另外還有兩個改進點,一個就是新的SuperMIM電容,官方表示在同樣的面積內,這種電容的容量比目前行業標準的MIM電容高出5倍,最終能夠讓電晶體的性能有大幅提升。Intel表示,這是他們首創的技術。另一個改進點是在金屬堆棧的下層引入了新的阻隔材料,在變得更薄的同時,降低了30%的電阻,提升了互聯性能。
綜合以上的改動,最終Intel的10nm SuperFin製程較上代在電晶體性能上面有17~18%的提升,這個提升幅度是非常可觀的,最終體現到產品上就是Tiger Lake會在頻率表現上有很大進步。
在10nm SuperFin之後,Intel還規劃了它的升級版,名為10nm Enhanced SuperFin,不過沒有給出具體的細節,目前可以確認的是,Tiger Lake、Xe-LP和Xe-HPC的中間層將會基於10nm SuperFin製程,而Xe-HP、Xe-HPC的緩存層和Sapphire Rapids將會基於10nm Enhanced SuperFin工藝。