雖然目前的高解析度SAR ADC和Σ-Δ ADC可提供高解析度和低噪聲，但系統設計師們可能難以實現數據手冊上的額定SNR性能。而要達到最佳SFDR，也就是在系統信號鏈中實現無雜散的乾淨噪底，可能就更加困難了。雜散信號可能源於ADC周圍的不合理電路，也有可能是因惡劣工作環境下出現的外部幹擾而導致。
針對高解析度、精密ADC應用中的雜散問題，本文將介紹幾種判斷其根本原因的方法，並提出相應的解決方案。這些技術和方法將有助於提高終端系統的EMC能力和可靠性。
本文將針對五種不同的應用情況闡述用於降低雜散的特定設計解決方案：
1、由控制器板上的DC-DC電源輻射而導致的雜散問題。
2、由AC-DC適配器噪聲通過外部基準源而導致的雜散問題。
3、由模擬輸入電纜而導致的雜散問題。
4、由模擬輸入電纜上的耦合幹擾而導致的雜散問題。
5、由室內照明設備導致的雜散問題。
6、雜散與SFDR
眾所周知，無雜散動態範圍(SFDR)表示可從大幹擾信號分辨出的最小功率信號。對於目前的高解析度、精密ADC，SFDR一般主要由基波頻率與目標基波頻率的第二或第三諧波之間的動態範圍構成。然而，由於系統其他方面的因素，可能會導致雜散產生並限制系統的性能。
這些雜散可分為輸入頻率相關雜散和固定頻率雜散。輸入頻率相關雜散與諧波或非線性特性有關。本文將重點分析由電源、外部基準源、數字連接、外部幹擾等造成的固定頻率雜散。根據應用情況，可降低或完全避免這些類型的雜散，以助於實現最佳的信號鏈性能。
由於DC-DC開關穩壓器會產生較高的紋波噪聲，通常建議將LDO作為在精密測量系統中為精密ADC生成低噪聲電源軌的解決方案。固定頻率或脈寬調製開關穩壓器會產生開關紋波，該紋波一般位於幾萬至幾兆赫茲固定頻率處。固定頻率噪聲可能會通過ADC的PSRR機制饋入ADC轉換代碼中。
某些設計師可能會因電路板空間有限或預算問題而在精密ADC應用中採用DC-DC開關穩壓器。為了實現理想的信號鏈性能，他們必須限制紋波噪聲或使用高PSRR ADC，以確保這些紋波噪聲低於ADC噪底。否則，在ADC輸出頻譜的開關頻率處可能會出現雜散，這有可能會使信號鏈的動態範圍降級。
AD7616 是一款16位數據採集系統(DAS)，支持在電力線監控中對16個通道進行雙路同步採樣。該器件具有很高的PSRR，將能有效地抑制/衰減開關紋波。例如，將一個在100 kHz處有100 mV峰峰值紋波噪聲的DC-DC開關電源用於AD7616，VCC為5 V，±10 V輸入範圍。
則因紋波導致的數字碼噪聲為：
對於一個16位轉換器而言，ADC輸出端出現的這種紋波電平是非常低的。ADC的高PSRR性能使得設計師們也可以在精密測量系統中採用開關穩壓器。
圖1.AD7616 PSRR與紋波頻率的關係
僅僅使用高PSRR ADC並不能保證開關穩壓器在精密測量系統中不會造成任何問題。開關穩壓器產生的紋波噪聲可能會通過其他方式饋入ADC的數字碼中。
AD4003 是一款低噪聲、低功耗、高速、18位、2 MSPS精密逐次逼近型寄存器(SAR) ADC。在EVAL-AD4003FMCZ評估板交流性能測試過程中，在277.5 kHz附近出現約–115 dBFS的雜散電平；該雜散及其第二諧波如圖2所示。
圖2.EVAL-AD4003FMCZ評估板上觀察到的雜散問題。
其次，進行測試，判斷雜散是否來自模擬輸入端。測試結果如下：
1、移除差分模擬輸入調理電路後，雜散降低。
2、在AD4003的緩衝放大器ADA4807-1前端插入一個窄帶RC濾波器（如1 kΩ，10 nF）後，雜散降低。
這些結果表明，雜散導致的噪聲可能會通過調理電路進入AD4003的模擬輸入端。然後，斷開傳感器輸出，移除調理電路，僅留下VREF/2 CM電壓輸入（在ADA4807-1的同相輸入端）。但仍然存在雜散，並且具有近似的電平。
那麼，懷疑幹擾源有可能位於EVAL-AD4003FMCZ信號鏈周圍。為了證明此點，在EVAL-AD4003FMCZ評估板和SDP-H1控制器板上多處放置銅箔屏蔽罩。其結果是，當銅箔屏蔽罩覆蓋SDP-H1板上的DC-DC電源時，如圖3所示，雜散就會消失。277.5 kHz雜散頻率剛好與ADP2323 穩壓器的編程開關頻率相符。圖4顯示了EVAL-AD7616SDZ GUI FFT捕獲的3.3 V VADJ_FMC開關頻率功率。
圖3.VADJ_FMC電感L5被銅箔屏蔽罩覆蓋。
圖4.EVAL-AD7616SDZ GUI FFT捕獲的VADJ_FMC 3.3 V開關紋波
得出的結論是，DC-DC開關頻率幹擾是由8.2 µH電感L5發出的。該幹擾從緩衝放大器ADA4807-1的輸入端注入信號鏈，然後進入AD4003 ADC的模擬輸入端。
針對這種DC-DC電源轉換器導致的雜散問題，可行的解決方案有：
1、在AD4003 ADC前端使用一個低通濾波器，以在應用帶寬允許的情況下，將耦合的DC-DC開關頻率幹擾衰減到符合設計目標的程度（即雜散位於噪底以下）。
2、使用L5為屏蔽電感的新型SDP-H1板（BOM版本1.4）。輻射幹擾功率降低，因此AD4003 ADC頻譜中捕獲的雜散功率也低得多。
3、VADJ_FMC的電壓電平可通過EVAL-AD4003FMCZ評估板上的EEPROM進行編程。試驗證明，使用較低的電壓電平（如VADJ_FMC為2.5 V）也會使雜散消失。
ADC參考其直流基準電壓電平將模擬信號量化成一個數字碼。因此，直流基準電壓輸入上的噪聲將直接饋入ADC輸出的數字碼。
AD7175-2是一款低噪聲、快速建立、多路復用、2/4通道（全差分/偽差分）Σ-Δ型ADC，可用於低帶寬輸入。在EVAL-AD7175SDZ評估板的信號鏈測試中，在60 kHz附近捕獲到一簇雜散信號，如圖5所示。
圖5.EVAL-AD7175-2SDZ評估板上觀察到的雜散問題
經過評估發現，AD7175-2 ADC的電源和模擬調理電路都處於良好狀態。但是，如圖6中所示，AD7175-2的5 V基準電壓輸入由ADR445基準源生成，該基準源的9 V直流電源來自評估板外部的AC-DC適配器。接下來，使用一個工作檯9 V直流電源模塊替換該適配器。結果雜散簇消失，僅在60 kHz處留下一個窄帶雜散。
圖6.EVAL-AD7175-2SDZ評估板上觀察到雜散問題
圖7.EVAL-AD7175-2SDZ評估板上已消除雜散簇
以320 mA輸出電流對EVAL-AD7175-2SDZ板供電時，通過EVAL-AD7616SDZ GUI FFT對9V輸出AC-DC適配器進行測試。使用AD7616 ±10 V輸入範圍時，ADR445 基準源電源引腳上的開關頻率功率約為 –70 dBFS，這意味著使用AD7175-2 ±5 V輸入範圍時，產生的噪聲具有6.325 mV峰峰值或為–64 dBFS。
圖8.EVAL-AD7616SDZ GUI FFT捕獲的3.3 V VADJ_FMC開關紋波
此電源開關紋波噪聲會饋入AD7175-2 ADC，並以數字碼呈現，存在一定程度的衰減，如下所述：
1、ADR445基準源的數據手冊規定60 kHz處的PSRR為49 dB。
2、ADR445基準源在60 kHz處的輸出阻抗約為4.2 Ω。結合4.8 µF存儲電容，可進一步造成18 dB衰減。
3、此外，當ODR為256 ksps時，AD7175-2 ADC的數字濾波器sinc5 + sinc1在60 kHz處會增加約–3 dB衰減。
計算所得的電平為–134 dBFS，十分接近圖5中所捕獲的–130 dBFS雜散簇電平（不包括最高的窄帶雜散）。這可證實，該雜散簇是由AC-DC適配器的開關紋波饋入外部基準源ADR445造成的。剩下的窄帶雜散將在下一章節中予以分析。
在硬體系統中，從輸入傳感器到精密轉換器輸入端之間往往具有很長一段信號鏈。該信號鏈包括連接電纜、連接器、路由導線、調整和調理電路、ADC驅動器等等。因此，外部幹擾很有可能會注入模擬輸入信號鏈並產生ADC雜散。
在研究EVAL-AD7175-2SDZ評估板輸出頻譜中剩下的窄帶雜散時，注意到測試臺上有一臺正在工作的數字示波器。如圖9所示，該示波器的220 V交流電源電纜（黑色）與EVAL-AD7175-2SDZ評估板的模擬輸入電纜（灰色）有一部分重疊。將示波器關掉或將其電源電纜從模擬輸入電纜上移開後，60 kHz處的窄帶雜散消失，如圖10所示。
在系統機櫃中，對傳感器至DAQ板之間的線路進行布線時應格外注意。將敏感的低電平模擬信號與大電流電力線隔離開來是一個良好的操作習慣。
圖9.示波器電源電纜導致的雜散
圖10.EVAL-AD7175-2SDZ評估板上已消除所有雜散
在測試EVAL-AD7960FMCZ評估板時，FFT頻譜上出現一個雜散。如圖11所示，該雜散的電平約–130 dB，位於40 kHz處。
40 kHz似乎與EVAL-AD7960FMCZ評估板及其控制器板SDP-H1上的任何信號頻率都不相關。找出雜散源的另一種方法是清理測試臺，也許是測試臺上的某些物體產生了外部幹擾。當關掉臺架上的日光燈後，雜散消失。此外還發現，EVAL-AD7960FMCZ評估板離日光燈越近，40 kHz處的雜散就會越高。在緩衝放大器ADA4899-1前方插入一個額外的RC濾波器（如1 kΩ，10 nF）後，雜散降低約10 dB。這意味著，日光燈輻射幹擾從緩衝放大器的同相輸入端前方進入到信號鏈路中。 對於工作在照明環境下的系統，在前端電路上安裝一個屏蔽罩有助於防止輻射幹擾和優化信號鏈性能。
對於工作在照明環境下的系統，在前端電路上安裝一個屏蔽罩有助於防止輻射幹擾和優化信號鏈性能。
圖11.日光燈輻射在EVAL-AD7960FMCZ上造成的雜散
圖12.靠近EVAL-AD7960FMCZ評估板的日光燈
在EVAL-AD4003FMCZ評估板的工作過程中，使用的AP SY2712信號發生器通過一條XLR麥克風電纜（約2米長）驅動低噪聲、低THD正弦波信號進入模擬輸入端。在這種設置下，700 kHz處出現一個約–125 dB的雜散，如圖13所示。
在研究該雜散的過程中，發現有三種方法可解決此問題：
1、不用兩米長的XLR麥克風電纜，而直接將AP平衡輸出的XLR插針與轉接板的XLR插口短接。
2、將信號源SY2712的輸出阻抗設置從Z-Out = 40 Ω改為Z-Out = 600 Ω。
3、在AD4003的緩衝放大器ADA4807-1前端向信號鏈中插入一個窄帶RC濾波器（如1 kΩ，10 nF）後，雜散降低。
最終結論是，在700 kHz處出現的高頻雜散是由於信號源輸出阻抗不匹配並且XLR電纜較長所導致。
圖13.XLR電纜在EVAL-AD4003FMCZ上造成的雜散
圖14.AP通過較長的XLR電纜驅動EVAL-AD4003FMCZ
針對系統應用中高解析度、精密ADC的雜散問題，本文探討了判斷其根本原因的方法。文中介紹了在五種不同應用情況下消除或降低雜散的特定設計解決方案。本文還探討了相關的雜散計算方法，有助於評估雜散的功率水平（作為特定應用的設計目標）。
作者簡介：
Steven Xie 於2011 年加入ADI 北京分公司，是中國設計中心的一名ADC 應用工程師。他負責中國市場SAR ADC 產品的技術支持工作。在此之前，他曾在Ericsson CDMA 團隊做過四年的硬體設計人員。2007 年，Steven畢業於北京航空航天大學，並獲得通信與信息系統碩士學位。