基於多功能雙路差動放大器AD8270的ADC驅動器

2020-12-12 電子產品世界

　　簡介

本文引用地址：http://www.eepw.com.cn/article/162732.htm

　　配有運算放大器和外部增益設置電阻的分立式差動放大器精度一般，並且溫度漂移明顯。採用1%、100ppm/°C標準電阻，最高 2%的初始增益誤差最多會改變200 ppm/°C，並且通常用於精密增益設置的單片電阻網絡過於龐大且成本較高。此外，大多數分立式運算放大器電路的共模抑制都比較差，並且輸入電壓範圍小於電源電壓。雖然單片差分放大器的共模抑制比較好，但由於片內器件與外部增益電阻之間本身不匹配，所以單片差分放大器仍存在增益漂移問題。

　　多功能雙路差動放大器AD8270 (如圖1所示)克服了這些限制，可以在現有尺寸最小的封裝中實現完整的低成本、高性能解決方案。每個通道包括1個低失真放大器和7個經調整電阻，可配置用於實現具有不同增益的各種高性能放大器。所有精密電阻都是片內集成電阻，因此具有出色的電阻匹配和溫度跟蹤特性。AD8270採用5V至36V單電源供電或±2.5V至±18V雙電源供電，每個放大器的最大電源電流僅為2.5mA，可用於驅動高性能ADC。

　　本文介紹兩種不使用外部電阻的引腳綁定電路，可實現0.1%增益精度，增益漂移小於10 ppm/°C。

　　


　　圖1. AD8270功能框圖

　　差分ADC驅動器

　　AD8270可配置用於提供以所需共模電壓為中心的差分輸出， 如圖2所示。放大器A的增益配置為+½，放大器B的增益配 置為-½，因此組合增益為：

　　G = VOUT/VIN = ½ – (–½) = 1.

　　輸出共模電壓(OUT+ + OUT–)/2等VOCM.

　　驅動ADC時，所選增益應使信號擺幅接近ADC的滿量程輸入範圍。放大器反相和同相輸入端的阻抗應相等，以消除偏置電流的影響，並使共模抑制達到最大。單位增益跟隨器AD8603將差分放大器的共模輸出電壓設置為VOCM ，使信號居於ADC輸入範圍的中心。電路採用雙電源供電時，可將此引腳接地，而採用單電源供電時，可接VS/2，或者(如圖所示)，驅動單電源ADC時，接到ADC的參考引腳，從而允許以比率式工作。如果VOCM 是低阻抗源，則可去除AD8603。

　　

　　圖2.差分放大器驅動ADC

相關焦點

  • ADC驅動器或差分放大器設計匯總
    事實上，選擇正確的ADC驅動器和配置極具挑戰性。為了使魯棒性ADC電路設計多少容易些，我們彙編了一套通用「路障」及解決方案。本文假設實際驅動ADC的電路——也被稱為ADC驅動器或差分放大器——能夠處理高速信號。
  • 差分運算放大器驅動器實現高解析度ADC輸入過壓保護
    運算放大器，我們在本文中簡稱 為驅動器，在ADC的前端執行各種操作。驅動器處理緩衝 和幅值放大，將單端輸入轉換為差分輸出並連接到ADC的 差分輸入，通過其VOCM引腳上的電壓設置調節ADC的共模 輸入信號以及對信號進行濾波。本文討論如何有效保護ADC，不被運算放大器驅動器 引起的輸入過壓損害。
  • 精密ADC用差分驅動器
    這類情況就需要使用差分驅動器。本教程重點介紹如何驅動高達10 MSPS採樣速率的高解析度16至18位ADC.輸入信號帶寬一般限於數MHz.MT-075教程闡述適用於驅動更高速ADC的差分放大器。 　　大多數高性能CMOS開關電容流水線式ADC的差分輸入均類似於圖1.
  • 基於555定時器和D類放大器的耳機音頻線路驅動器設計
    打開APP 基於555定時器和D類放大器的耳機音頻線路驅動器設計 發表於 2019-05-28 15:19:52 廣受歡迎的555定時器可用作樂器或其他應用的PWM/D類放大器。
  • 深入了解差動放大器
    ，差分放大器)似乎很簡單，但其在電路中的性能不佳。　　大學裡的電子學課程說明了理想運算放大器的應用，包括反相和同相放大器，然後將它們進行組合，構建差動放大器。圖1所示的經典四電阻差動放大器非常有用，教科書和講座40多年來一直在介紹該器件。
  • 高性能差分驅動放大器和ADC的窄帶接口設計方法
    圖1、2和3所示為不同放大器ADC接口窄帶方案的功能框圖。這四種主要元件模塊，即驅動放大器、低通濾波器、共振匹配和ADC,在接口定義中起到了關鍵作用，每一種都需要審慎對待。下列章節介紹每一種元件的具體要求。
  • 用於工業級信號的精密單電源差分ADC驅動器
    雖然可以利用電阻網絡和雙通道運放來設計適當的接口電路，但電阻的比率匹配誤差和放大器之間的誤差會形成最終輸出端的誤差。特別是在低功耗水平上，實現所需的輸出相位匹配和建立時間可能非常困難。 　　圖1所示電路採用差分放大器 AD8475 執行衰減、電平轉換和差分轉換，無需任何外部元件。
  • ...差分放大器在醫學成像、無線通信和儀器儀表應用中驅動高速ADC
    ，全球領先的高性能信號處理解決方案供應商，最新推出ADA4932和ADA4950差分放大器，從而擴展了其低功耗、低失真ADC(模數轉換器)驅動器系列。ADA4932和ADA4950差分放大器的推出，在幫助設計師改善噪音並滿足失真性能的同時，也為設計師在挑選系統元件提供了較高的靈活性。
  • 各類放大器電路設計圖集錦
    其中，Ad 為差動放大器的增益， t 為電阻容差。ADA4870典型應用範圍包括：包絡跟蹤、功率場效應電晶體驅動器、超聲、壓電驅動器、PIN二極體驅動器、波形產生、自動測試設備(ATE)、CCD面板驅動器、複合放大器。
  • 超低功耗、18位、差分PULSAR ADC驅動(CN0237)
    > 　　圖1所示電路使用超低功耗、18位1 MSPS ADC AD7982 ，由低功耗全差分放大器ADA4940-1來驅動。SAR ADC需要差分驅動器來實現最優性能。在這類應用場合，ADC驅動器接收差分或單端信號，並執行所需的電平轉換以在適當的電平下驅動ADC輸入端。 　　圖1顯示ADA4940-1差分放大器進行電平轉換並驅動18位AD7982差分輸入逐次逼近型PulSAR ADC。利用四個電阻，ADA4940-1既能以增益1來緩衝信號，也可放大信號獲得更大動態範圍。
  • 經典差動放大器應用電路詳解
    差分放大電路是直接耦合放大電路的基本組成單元，該電路對於不同的輸入信號有不同的作用，對於共模信號起到很強的抑制作用，而對差模信號起到放大作用，並且電路的放大能力與輸出方式有關。 經典差動放大器應用電路詳解 大學裡的電子學課程說明了理想運算放大器的應用，包括反相和同相放大器，然後將它們進行組合，構建差動放大器。
  • 1%電阻器和運算放大器,構建合格差動放大器足夠
    打開APP 1%電阻器和運算放大器，構建合格差動放大器足夠 佚名 發表於 2018-03-21 09:15:36 我們知道，集成差動放大器的高精確匹配的電阻器對於獲得需共模抑制至關重要。
  • 差分輸入/輸出低功耗儀表放大器
    目前所有市售的三運放儀表放大器（in-amp）僅提供了單端輸出，而差分輸出的儀表放大器可使許多應用從中受益。全差分儀表放大器具有其他單端輸出放大器所沒有的優勢，它具有很強的共模噪聲源抗幹擾性，可減少二次諧波失真並提高信噪比，還可提供一種與現代差分輸入ADC連接的簡單方式。
  • 幾個經典差動放大器應用電路詳解
    幾個經典差動放大器應用電路詳解 秩名 發表於 2014-09-01 11:22:08 　　簡介 　　經典的四電阻差動放大器
  • 差分放大器解決方案
    差分放大器是能把兩個輸入電壓的差值加以放大的電路。能把兩個輸入電壓的差值加以放大的電路，也稱差動放大器。這是一種零點漂移很小的直接耦合放大器，常用於直流放大。 它可以是平衡(術語"平衡"意味著差分)輸入和輸出，也可以是單端(非平衡)輸入和輸出，常用來實現平衡與不平衡電路的相互轉換，是各種集成電路的一種基本單元。
  • 全差分驅動器開啟高速ADC的高性能應用之門
    採用高速ADC的設計師所面臨的最大挑戰之一就是找到一個適合於驅動ADC的放大器。直到最近，ADC驅動器的選擇還一直受限。通常射頻放大器為單端，體積大、功耗高，而且需要一個5-12V的電源。最近，業界開發出了全差分放大器，但它們中很多都是被優化用於窄輸入信號帶寬，需要一個高電壓電源，或者需要約束ADC的速度、噪聲和/或失真性能。由凌力爾特公司開發的新放大器系列能幫助工程師實現ADC的性能，同時簡化高頻電路板的設計。
  • 差分放大器驅動高速ADC的電路
    第一是抗噪聲能力，這一點在介紹差分信號時已經提及了。第二個優點是增加了差分輸出電壓擺動（見圖2）。這其中的道理也不複雜，輸出端的兩電壓為反相，其差值當然是單端輸出的2倍了。第三個優點是減少了偶數階的信號失真。為了解釋這個道理，我們把輸出端電壓表示成輸入端的多階函數合。
  • 用1%電阻就能構建屬於自己的差動放大器
    通過上一篇文章，我們知道，集成差動放大器的高精確匹配的電阻器對於獲得需共模抑制至關重要。amOednc然而，在一種相對常見的情況下，1% 電阻器和一個較好的運算放大器便可以構建一個完全合格的差動放大器。當我們在負載「低側」的情況下使用一個分流器進行電流測量時，共模電壓常常非常小。
  • 使運算放大器的噪聲性能與ADC相匹配
    本文引用地址：http://www.eepw.com.cn/article/188267.htm放大器產生的噪聲源自於輸入差動級。每一個放大器的輸入級都會產生電晶體器件噪聲，其點噪聲曲線圖描述了參考輸入端 (RTI) 噪聲。利用這一圖形信息，通過計算出參考輸出端 (RTO) 放大器噪聲我們就可以確定ADC輸入端產生了多少噪聲。該討論首先從對放大器器件噪聲的描述開始。
  • 深入了解差動放大器電路設計原理 —電路圖天天讀(117)
    大學裡的電子學課程說明了理想運算放大器的應用，包括反相和同相放大器，然後將它們進行組合，構建差動放大器。圖 1 所示的 經典四電阻差動放大器非常有用，教科書和講座 40 多年來一直在介紹該器件。經典差動放大器　　CMRR　　差動放大器的一項重要功能是抑制兩路輸入的共模信號。如圖1 所示，假設V2 為 5 V，V1 為 3 V，則 4V為共模輸入。V2 比共模電壓高 1 V，而V1 低 1 V。二者之差為 2 V，因此R2/R1的「理想」增益施加於 2 V。