ADC驅動器或差分放大器設計匯總

2020-12-13 電子產品世界

作為應用工程師,我們經常遇到各種有關差分輸入型高速模數轉換器(ADC)的驅動問題。事實上,選擇正確的ADC驅動器和配置極具挑戰性。為了使魯棒性ADC電路設計多少容易些,我們彙編了一套通用「路障」及解決方案。本文假設實際驅動ADC的電路——也被稱為ADC驅動器差分放大器——能夠處理高速信號。

本文引用地址:http://www.eepw.com.cn/article/154258.htm

引言
大多數現代高性能ADC使用差分輸入抑制共模噪聲和幹擾。由於採用了平衡的信號處理方式,這種方法能將動態範圍提高2倍,進而改善系統總體性能。雖然差分輸入型ADC也能接受單端輸入信號,但只有在輸入差分信號時才能獲得最佳ADC性能。ADC驅動器專門設計用於提供這種差分信號的電路——可以完成許多重要的功能,包括幅度調整、單端到差分轉換、緩衝、共模偏置調整和濾波等。自從推出AD8138,1以後,差分ADC驅動器已經成為數據採集系統中不可或缺的信號調理元件。

圖1:差分放大器

圖1是一種基本的完全差分電壓反饋型ADC驅動器。這個圖與傳統運放的反饋電路有兩點區別:差分ADC驅動器有一個額外的輸出端(VON)和一個額外的輸入端(VOCM)。當驅動器與差分輸入型ADC連接時,這些輸入輸出端可以提供很大的靈活性。

與單端輸出相反,差分ADC驅動器產生平衡的差分輸出信號——相對於VOCM——在VOP與VON之間。這裡的P指的是正,N指的是負。VOCM輸入信號控制輸出共模電壓。只要輸入與輸出信號處於規定範圍內,輸出共模電壓必定等於VOCM輸入端的電壓。負反饋和高開環增益致使放大器輸入端的電壓VA+和VA-實質上相等。

為了便於後面的討論,需要明確一些定義。如果輸入信號是平衡信號,那麼VIP和VIN相對於某個公共參考電壓的幅度應該是相等的,相位則相反。當輸入信號是單端信號時,一個輸入端是固定電壓,另一個輸入端的電壓相對這個輸入端變化。無論是哪種情況,輸入信號都被定義為VIP–VIN。

差模輸入電壓VIN, dm和共模輸入電壓VIN, cm的定義見公式1和公式2。

(1, 2)

雖然這個共模電壓的定義應用於平衡輸入時很直觀,但對單端輸入同樣有效。輸出也有差模和共模兩種,其定義見公式3和公式4。

對差分ADC驅動器的分析比對傳統運放的分析要複雜得多。為了簡化代數表達式,暫且定義兩個反饋係數β1和β2,見公式5和公式6。

(5, 6)

在大多數ADC驅動應用中β1= β2,但含有VIP、VIN、VOCM、β1和β2項的VOUT, dm通用閉環公式對於了解β失配對性能的影響非常有用。VOUT, dm的計算見公式7,其中包括了與頻率相關的放大器有限開環電壓增益A(s)。

(7)

當β1 ≠β2時,差分輸出電壓取決於VOCM——這不是理想的結果,因為它產生了偏移,並且在差分輸出中有過大的噪聲。電壓反饋架構的增益帶寬積是常數。有趣的是,增益帶寬積中的增益是兩個反饋係數平均值的倒數。當β1 =β2 ≡β時,公式7可以被簡化為公式8。

(8)

這個表達式大家可能更加熟悉。當A(s) → ∞時,理想的閉環增益可以簡化為RF/RG。增益帶寬乘積公式看起來也很熟悉,其中的「噪聲增益」與傳統運放一樣,等於1/β。

反饋係數匹配的差分ADC驅動器的理想閉環增益見公式9。

(9)

輸出平衡是差分ADC驅動器的一個重要性能指標,它分兩個方面:幅度平衡和相位平衡。幅度平衡用于衡量兩個輸出在幅度方面的接近程度,對於理想放大器來說它們是完全一致的。輸出相位平衡用于衡量兩個輸出的相位差與180°的接近程度。輸出幅度或相位的任何失衡都會在輸出信號中產生有害的共模分量。輸出平衡誤差(公式10)是差分輸入信號產生的輸出共模電壓與相同輸入信號產生的輸出差模電壓的對數比值,單位是dB。

(10)

內部共模反饋環路迫使VOUT, cm等於輸入端VOCM的電壓,從而達到完美的輸出平衡。

將輸入端接到ADC驅動器
處理高速信號的系統經常會用到ADC驅動器。分隔距離超過信號波長一小段的器件之間必須用具有受控阻抗的電氣傳輸線連接,以避免破壞信號完整性。當傳輸線的兩端用其特徵阻抗端接時可以取得最佳性能。驅動器一般放在靠近ADC的地方,因此在它們之間不要求使用受控阻抗連接。但到ADC驅動器輸入端的引入信號連接通常很長,必須採用正確電阻端接的受控阻抗連接。

不管是差分還是單端,ADC驅動器的輸入阻抗必須大於或等於理想的終端電阻值,以便添加的終端電阻RT能與放大器輸入端並聯達到要求的電阻值。本文討論的例子中的所有ADC驅動器都設計成具有平衡的反饋比,如圖2所示。


圖2:差分放大器的輸入阻抗。

模數轉換器相關文章:模數轉換器工作原理


相關焦點

  • 差分運算放大器驅動器實現高解析度ADC輸入過壓保護
    運算放大器,我們在本文中簡稱 為驅動器,在ADC的前端執行各種操作。驅動器處理緩衝 和幅值放大,將單端輸入轉換為差分輸出並連接到ADC的 差分輸入,通過其VOCM引腳上的電壓設置調節ADC的共模 輸入信號以及對信號進行濾波。本文討論如何有效保護ADC,不被運算放大器驅動器 引起的輸入過壓損害。
  • 精密ADC用差分驅動器
    這類情況就需要使用差分驅動器。本教程重點介紹如何驅動高達10 MSPS採樣速率的高解析度16至18位ADC.輸入信號帶寬一般限於數MHz.MT-075教程闡述適用於驅動更高速ADC的差分放大器。   大多數高性能CMOS開關電容流水線式ADC的差分輸入均類似於圖1.
  • 基於多功能雙路差動放大器AD8270的ADC驅動器
    >差動放大器精度一般,並且溫度漂移明顯。此外,大多數分立式運算放大器電路的共模抑制都比較差,並且輸入電壓範圍小於電源電壓。雖然單片差分放大器的共模抑制比較好,但由於片內器件與外部增益電阻之間本身不匹配,所以單片差分放大器仍存在增益漂移問題。
  • 高性能差分驅動放大器和ADC的窄帶接口設計方法
    通過在驅動放大器與目標ADC之間設計一個窄帶通抗混疊濾波器,目標奈奎斯特頻率區域外的放大器輸出噪聲得以衰減,有助於保持ADC的可用SNR性能。一般而言,若用一個恰當階數的抗混疊濾波器時,SNR性能會提高數個dB.
  • ...差分放大器在醫學成像、無線通信和儀器儀表應用中驅動高速ADC
    ,全球領先的高性能信號處理解決方案供應商,最新推出ADA4932和ADA4950差分放大器,從而擴展了其低功耗、低失真ADC(模數轉換器)驅動器系列。在滿足設計帶寬需求的同時、如何實現更高的解析度,成為設計師在設計過程中急需解決的問題。ADA4932和ADA4950差分放大器的推出,在幫助設計師改善噪音並滿足失真性能的同時,也為設計師在挑選系統元件提供了較高的靈活性。
  • 用於工業級信號的精密單電源差分ADC驅動器
    雖然可以利用電阻網絡和雙通道運放來設計適當的接口電路,但電阻的比率匹配誤差和放大器之間的誤差會形成最終輸出端的誤差。特別是在低功耗水平上,實現所需的輸出相位匹配和建立時間可能非常困難。   圖1所示電路採用差分放大器 AD8475 執行衰減、電平轉換和差分轉換,無需任何外部元件。
  • 差分放大器驅動高速ADC的電路
    第一是抗噪聲能力,這一點在介紹差分信號時已經提及了。第二個優點是增加了差分輸出電壓擺動(見圖2)。這其中的道理也不複雜,輸出端的兩電壓為反相,其差值當然是單端輸出的2倍了。第三個優點是減少了偶數階的信號失真。為了解釋這個道理,我們把輸出端電壓表示成輸入端的多階函數合。
  • 差分輸入/輸出低功耗儀表放大器
    目前所有市售的三運放儀表放大器(in-amp)僅提供了單端輸出,而差分輸出的儀表放大器可使許多應用從中受益。全差分儀表放大器具有其他單端輸出放大器所沒有的優勢,它具有很強的共模噪聲源抗幹擾性,可減少二次諧波失真並提高信噪比,還可提供一種與現代差分輸入ADC連接的簡單方式。
  • ADI推出寬帶差分放大器ADL5566驅動高頻ADC
    打開APP ADI推出寬帶差分放大器ADL5566驅動高頻ADC 秩名 發表於 2012-12-19 11:05:10 (NYSE: ADI),全球領先的高性能信號處理解決方案和RF IC供應商,最近推出一款針對高速12位到18位模數轉換器的雙通道差分放大器ADL5566 。 這款放大器 的3dB帶寬為4.5GHz,針對寬帶寬、低失真和噪聲性能進行了優化,實現前所未有的1000MHz時極低失真、噪聲和 IP3/IP2性能。
  • 超低功耗、18位、差分PULSAR ADC驅動(CN0237)
    >   圖1所示電路使用超低功耗、18位1 MSPS ADC AD7982 ,由低功耗全差分放大器ADA4940-1來驅動。SAR ADC需要差分驅動器來實現最優性能。在這類應用場合,ADC驅動器接收差分或單端信號,並執行所需的電平轉換以在適當的電平下驅動ADC輸入端。   圖1顯示ADA4940-1差分放大器進行電平轉換並驅動18位AD7982差分輸入逐次逼近型PulSAR ADC。利用四個電阻,ADA4940-1既能以增益1來緩衝信號,也可放大信號獲得更大動態範圍。
  • 四大情形,帶你深入了解差分驅動器!
    差分驅動器可以由單端或差分信號驅動圖1顯示一個差分驅動器由一個平衡的無端接信號源驅動。這種情況通常是針對低阻抗信號源,信號源與驅動器之間的連接距離非常短。差分輸入、端接信號源設計輸入為源阻抗RS、增益設置電阻RG1和所需的增益G。
  • 差分放大器解決方案
    差分放大器是能把兩個輸入電壓的差值加以放大的電路。能把兩個輸入電壓的差值加以放大的電路,也稱差動放大器。這是一種零點漂移很小的直接耦合放大器,常用於直流放大。 它可以是平衡(術語"平衡"意味著差分)輸入和輸出,也可以是單端(非平衡)輸入和輸出,常用來實現平衡與不平衡電路的相互轉換,是各種集成電路的一種基本單元。
  • 不同差分放大器公式
    差分放大器放大其反相和非反相輸入端的電壓差 到目前為止,我們只使用其中一個運算放大器輸入連接到放大器,使用「反相」或「非反相」輸入端子放大單個輸入信號,另一個輸入接地。 但標準運算放大器有兩個輸入,反相和反相,我們還可以同時將信號連接到這兩個輸入,產生另一種常見類型的運算放大器電路,稱為差分放大器。
  • 基於555定時器和D類放大器的耳機音頻線路驅動器設計
    打開APP 基於555定時器和D類放大器的耳機音頻線路驅動器設計 發表於 2019-05-28 15:19:52 廣受歡迎的555定時器可用作樂器或其他應用的PWM/D類放大器。
  • 全差分驅動器開啟高速ADC的高性能應用之門
    通常射頻放大器為單端,體積大、功耗高,而且需要一個5-12V的電源。最近,業界開發出了全差分放大器,但它們中很多都是被優化用於窄輸入信號帶寬,需要一個高電壓電源,或者需要約束ADC的速度、噪聲和/或失真性能。由凌力爾特公司開發的新放大器系列能幫助工程師實現ADC的性能,同時簡化高頻電路板的設計。
  • 各類放大器電路設計圖集錦
    其中,Ad 為差動放大器的增益, t 為電阻容差。二、運算放大器應用電路OP4177器件是一款精密、低噪聲、低輸入偏置電流、四通道運算放大器,此篇主要介紹了OP4177特性、應用範圍、參考設計電路以及電路分析,幫助大家縮短設計時間。
  • 差分放大器的輸入阻抗計算
    1、基本差分放大電路 (1) 基本結構 差分放大電路是由對稱的兩個基本放大電路,通過射極公共電阻耦合構成的,如圖1所示。 差分放大器的輸入阻抗計算 差分放大器的輸入阻抗可以分三個:①差模輸入阻抗②共模輸入阻抗③每個埠的單端輸入阻抗。
  • 0.6μm CMOS工藝全差分運算放大器的設計
    在此類設計中,速度和精度是兩個重要因素,而這兩方面的因素都是由運放的各種性能來決定的。 本文設計的帶共模反饋的兩級高增益運算放大器結構分兩級,第一級為套筒式運算放大器,用以達到高增益的目的;第二級採用共源級電路結構,以增大輸出擺幅。另外還引入了共模反饋以提高共模抑制比。該方案不僅從理論上可滿足高增益、高共模抑制比的要求,而且通過了軟體仿真驗證。
  • 適用於大型平板顯示器(FPD)應用高抖動率的軌緩衝放大器方案設計
    液晶柱驅動器的輸出緩衝器的目標沉降時間應短於面板的水平掃描時間。軌對軌A類、AB類或B類放大器已被普遍用作FPD柱驅動器的緩衝放大器。輸出緩衝放大器採用了軌至軌輸入級和雙路徑推輓輸出級,B類和AB類輸出部分組合在一起,以提高迴轉率。 因此,隨著偏置電流的增加,靜態功耗也會增加,以提供高迴轉率的性能。
  • 運放電路之差分放大器
    高增益差分放大器實際電路板單電源供電的差分放大器與同相放大器電差分放大器的定義:兩信號分別從運算放大器的同相端與反相端輸入,輸出信號通過反饋電阻連接到運算放大器的反相輸入端,同相端通過一個與反饋電阻阻值相等的電阻接地(或接基準電壓,一般基準電壓為電源電壓的一半)的電路。