如何抑制時鐘電路產生的電磁輻射?

2020-12-24 深講電磁兼容

針對時鐘電路產生的電磁輻射,可以採取的三個主要措施如圖中所示。

首先,通過合理的布線,減小負載電流迴路的面積。很多設計師都知道這個原則。實際上,減小迴路面積不僅有利於降低電磁輻射,還有利於降低電路的敏感性。

其次,我們可以減少負載迴路中的高頻電流。一個常用的方法是:在輸出線上串聯一個鐵氧體磁珠。很多設計師都知道磁珠是一種流行的EMI抑制器件。但是,他們不知道製作磁珠的鐵氧體材料有很大的差異性。一個好的EMI磁珠,應該具有較大的損耗,也就是,它對於高頻信號,應該呈現電阻的特性,而不是電感的特性。在電路中串聯一個電感不是一個穩妥的措施,因為電路中有雜散電容,串聯一個電感,會構成LC電路,而LC電路會在某個頻率發生諧振,導致電磁騷擾能量被放大。

第三個措施,減少這些信號自身的騷擾性,例如,減少高次諧波成分,這些高次諧波成分最容易產生電磁輻射,而這些高次諧波對於保持電路的正常工作沒有任何意義。其次,採用擴譜時鐘信號,這是一種通過擴展時鐘信號譜線的方法降低電磁輻射發射。

相關焦點

  • 時鐘電路產生電磁輻射發射的主要原因是什麼?
    在進行電磁輻射發射RE試驗時,我們發現超標頻率通常是時鐘的頻率,或者時鐘頻率的整倍數。因此,很多人認為時鐘發生器是導致電磁輻射發射的主要原因。電子設計師會努力地採取一些措施,例如將振蕩電路屏蔽起來,或者在印製電路板安裝振蕩器的位置鋪設一些大面積的地線。
  • 時鐘信號的輸出線迴路明顯增強了電磁輻射發射
    左上圖是我們設計的一個時鐘發生測試電路,左下圖是這個測試電路在印製線路板上的具體安裝情況。右圖是這個測試時鐘電路的電磁輻射頻譜圖。從圖中可以看出:這個時鐘測試電路幾乎沒有什麼電磁輻射。我們在前面的測試電路的基礎上,在時鐘電路的輸出端連接了一個負載電路IC3,也就是一個與非門電路(左上圖)。左下圖是這個電路安裝在印製電路板PCB上的具體布局情況,時鐘電路的輸出端同負載電路IC3與非門相距10公分。
  • 時鐘信號電磁輻射很強的原因是什麼?
    前面章節,我們從天線輻射的角度介紹了很多控制電磁輻射的方法。在實際工程中,這些方法主要用在時鐘信號上,或者更廣泛的說,用在周期性信號上。例如,前面章節我們介紹了印製電路板的地線面上裂縫處理方法。實際上,不是所有的信號都需要保持地線的連續,用短路線或者電容來伴隨的信號線僅限於時鐘信號。下面,我們用幾章節來討論時鐘信號為什麼電磁輻射很強,採取什麼措施來降低時鐘信號的電磁輻射。要降低時鐘信號的電磁輻射發射,首先需要搞清楚時鐘稱為「騷擾最強」的信號的原因。時鐘信號之所以稱為強騷擾信號,是由於圖中所列的三個原因。
  • 數字電路中抑制EMI的方法介紹
    一、EMI的產生及抑制原理 EMI的產生是由於電磁幹擾源通過耦合路徑將能量傳遞給敏感系統造成的。它包括經由導線或公共地線的傳導、通過空間輻射或通過近場耦合三種基本形式。EMI的危害表現為降低傳輸信號質量,對電路或設備造成幹擾甚至破壞,使設備不能滿足電磁兼容標準所規定的技術指標要求。
  • 單片機3種時鐘電路方案對比
    作為單片機研發設計的項目,它的最小電路工作系統包含電源電路、復位電路、時鐘頻率電路;其中電源電路與復位電路,相信工程師都非常容易理解與設計。然而時鐘頻率電路,由於不同的開發項目功能需求不一樣,設計的方案選擇也不盡相同,很難得到有效的統一設計。
  • 從EMC角度考慮常用電路設計及PCB設計
    需要注意的是,共模電容需設計在接口端,這樣做的原因是抑制外部的傳導幹擾和快速脈衝群幹擾,以免其對RS485數據通信產生擾亂。 CAN接口保護時,TVS和電容參數略有不同。 RS-485總線共模電壓範圍為-7~+12V; CAN總線的共模電壓為-2~+7 V。
  • 數字時鐘設計電路圖匯總(七款數字時鐘電路圖)
    打開APP 數字時鐘設計電路圖匯總(七款數字時鐘電路圖) 發表於 2018-01-26 11:14:30 按下s1,由時鐘狀態進入秒表狀態,再按一下,秒表開始計時,再按s1,秒錶停下,再按s1,進入調整時鐘的狀態,每按一次,可以用按鍵s2對相應的位進行調整。其中復位電路具有上電自動復位,和手動復位功能。由P2控制三極體驅動數碼管,P0口做數據輸出口。
  • 車型揭秘 雷克薩斯CT200h電磁輻射測試
    電磁輻射!這個讓人聞之色變的字眼最近又開始和汽車沾上了邊。近日,某車型車內輻射超標的新聞在微博上大量被轉發,引起了許多人的注意。確實,隨著現代汽車的配置提高,車內的用電器也比過去有了大幅的增加,音響,導航,空調,電加熱座椅,這些配置都要用到電,那他們會不會產生電磁輻射呢?
  • 談談射頻電路設計及經驗
    2、供電電源的噪聲幹擾  射頻電路對於電源噪聲相當敏感,尤其是對毛刺電壓和其他高頻諧波。微控制器會在每個內部時鐘周期內短時間突然吸人大部分電流,這是由於現代微控制器都採用CMOS工藝製造。因此。假設一個微控制器以lMHz的內部時鐘頻率運行,它將以此頻率從電源提取電流。如果不採取合適的電源去耦.必將引起電源線上的電壓毛刺。
  • 抑制信號線的高頻噪聲--磁珠的作用
    電磁幹擾濾波器中經常使用的一類磁芯就是鐵氧體材料,許多廠商都提供專門用於電磁幹擾抑制的鐵氧體材料。這種材料的特點是高頻損耗非常大,具有很高的導磁率,它可以使電感的線圈繞組之間在高頻高阻的情況下產生的電容最小。鐵氧體材料通常應用於高頻情況,因為在低頻時它們主要呈現電感特性,使得損耗很小。在高頻情況下,它們主要呈現電抗特性並且隨頻率改變。實際應用中,鐵氧體材料是作為射頻電路的高 頻衰減器使用的。
  • 電磁輻射矛盾戰:攻與防你不知道的關係!
    但是,在各種媒體報導和產品宣傳當中,與之類似的EMI、EMS等專業名詞也常常出現在大家面前,它們似乎都與防輻射(電磁輻射)有關,讓人不明就裡。那麼,它們究竟有什麼異同呢?EMI(Electro Magnetic Interference)直譯是「電磁幹擾」,是指電子設備(幹擾源)通過電磁波對其他電子設備產生幹擾的現象。
  • 時鐘晶體振蕩器作用是什麼 時鐘晶體振蕩器種類
    晶振與時鐘振蕩器 晶體振蕩器,以下我簡稱晶振,是利用了晶體的壓電效應製造的,當在晶片的兩面上加交變電壓時,晶片會反覆的機械變形而產生振動,而這種機械振動又會反過來產生交變電壓。當外加交變電壓的頻率為某一特定值時,振幅明顯加大,比其它頻率下的振幅大得多,產生共振,這種現象稱為壓電諧振。
  • 電火花工具機產生幹擾,找對處理措施很關鍵
    用來傳遞信號的電纜,在走線過程中,有時會由於模擬信號輸出設備或由伺服驅動器或變頻器產生的幹擾引起誤動作發生,影響設備的正常工作;用來傳遞I/O輸入/輸出信號的頻率受到時鐘頻率和諧波幹擾,加上線路走線不當,使數位訊號線和模擬信號線不可避免的會受到外來幹擾信號的幹擾,各種信號線相互之間也會通過線間耦合等產生幹擾。
  • 超實用70個問答的高頻PCB電路設計(一)
    例如,通常在高頻器件或時鐘產生器附近可以借固定用的螺絲將 PCB的地層與 chassis ground 做連接,以儘量縮小整個電流迴路面積,也就減少電磁輻射。  21、電路板 DEBUG 應從那幾個方面著手?  就數字電路而言,首先先依序確定三件事情: 1. 確認所有電源值的大小均達到設計所需。有些多重電源的系統可能會要求某些電源之間起來的順序與快慢有某種規範。 2.
  • 用於乙太網物理層時鐘同步PLL的VCO設計
    3 控制電壓交換電路   控制電壓變換電路如圖3所示,該電路的工作原理是在保持振蕩器控制電流範圍不變的情況下對RC濾波器的輸出電壓,即變換電路的輸入電壓進行成比例縮放。該控制電壓變換電路的偏置電路採用共源共柵結構,完全適用於低壓電路。該結構不僅增強變換電壓對電源,工藝,溫度依賴性,輸出電流噪聲的幹擾能力,同時抑制了電源噪聲對VCO輸入電壓的影響。 M1,M13,M18管組成了低壓共源共柵結構,這時M1管的柵電壓為(Vth+2Vds),該電壓由M18和M22管組成的偏置支路提供。
  • 變電站到底會產生多少「電磁輻射」?
    雖然國內外在城市負荷密集區域建設220千伏及110千伏高壓變電站已經十分普遍,但居民對變電站建在自家附近還是抱有不少疑問,為此筆者帶您解開電站的「電磁輻射」之謎。電能從產生到輸送到居民家中經過了發電廠—升壓變電站—輸電線路—降壓變電站—配電網—用戶這幾個階段,是一個閉合循環系統,每一個環節都不會產生電磁輻射。武漢市中心的變電站基本採用全戶內設計。
  • 數字設計中的時鐘與約束
    實際上,這種內部時鐘不建議使用,一個是因為產生內部時鐘的邏輯是有延時的,導致A_clk產生也會延時,Data與A_clk會有延時,就會有亞穩態的穩壓;另外一個就是由觸發器生成A_clk的驅動能力問題。
  • 數字電路一些常見問答
    異步邏輯是各時鐘之間沒有固定的因果關係。  電路設計可分類為同步電路和異步電路設計。同步電路利用時鐘脈衝使其子系統同步運作,而異步電路不使用時鐘脈衝做同步,其子系統是使用特殊的「開始」和「完成」信號使之同步。
  • 電路圖天天讀(20):個人區域網電路設計圖集錦
    LC諧振迴路是高頻電路中最常用的無源網絡,利用LC諧振迴路的幅頻特性和相頻特性,不僅可以選頻,即從輸入信號中選擇出有用的頻率分量而抑制掉無用的頻率分量或噪聲,而且還可以進行信號的頻幅轉換和頻相轉換。若要把電路中的頻率通過天線發射出去,必須具備兩個條件:  1、振蕩的頻率必須足夠高。頻率越高,電場和磁場變化越快,產生的場越強,輻射出去的能量也越多。這樣方能有效地把能量發射出去。
  • 高速電路設計信號完整性的一些基本概念
    3.集總電路(Lumped circuit):在一般的電路分析中,電路的所有參數,如阻抗、容 抗、感抗都集中於空間的各個點上,各個元件上,各點之間的信號是瞬間傳遞的,這種 理想化的電路模型稱為集總電路。