最近這幾篇都是各種基礎。
上次有小夥伴說越來越像是學習筆記，確實最近一直都在學東西。
今天接著講關於Jitter的基礎知識。
Jitter，抖動。是指數位訊號的上升沿或下降沿的位置與理想邊沿的差異，且這個差異是短時的、非累加性的。
Jitter根據特性的不同、成因不同，可以分為幾類。如下圖所示：
Random Jitter (RJ), 通常由熱噪聲、散粒噪聲等帶來，時域上成正態分布。
ref[1]
Bounded Uncorrelated Jitter(BUJ)通常是由cross talk帶來的。不像隨機jitter，正態分布，沒有最大值和最小值的範圍。這種分布帶有上下限的特徵，被稱為Bounded，有界的。但是BUJ與數據本身無關。BUJ的分布通常沒有明確的圖形， 因此不大容易分析。
Deterministic Jitter(DJ)的分布也是有界的。DJ又分為以下幾種。
Periodic Jitter，周期抖動。通常是由crosstalk帶來的。其實PJ也是BUJ的一種，但是習慣上，把PJ從BUJ中單獨區分出來。周期抖動頻域上體現在固定的某些頻點上，有較高的能量。
ref[1]
因此這種由串擾導致的周期抖動，時域上的分布跟正弦信號的分布是一樣的，呈澡盆曲線式分布。
ref[1]
上面的這幾種抖動，隨機抖動，我們就拿它沒轍了，多好的設計，總是會有隨機噪聲的。
串擾帶來的Bounded Uncorrelated Jitter, Periodic Jitter，在ATE的load board設計中通常可以很好地避免。因為ATE load board走線空間很大，通常保證3倍線寬以上的線間距，cross talk就降到3%以下。5倍以上線寬的線間距，cross talk大約為1%。
而Data Dependent Jitter(DDJ)，則與ATE的load board設計相關性比較大了。
Data Dependent Jitter，一種叫做Duty-Cycle Distorsion Jitter（DCD）, 表現為1和0的位寬不一樣。
ref[1]
導致DCD的原因，通常是埠source和sink current的能力不匹配導致的，或者負載的非線性導致的。也有可能由於差分信號的共模電壓變化導致的。差分信號的共模電壓變化，通常是由於晶片電源電壓變化導致的，為了穩定晶片的電源電壓，需要在ATE load board設計時，考慮到電源完整性。做好電源Force和return的stack，做好bypass capacitor的布局，以減少電源迴路的電感。並接好Sense線等等。
另外一種Data Dependent Jitter是Intersymbol interference jitter(ISI)。是指前一bit對於當前bit的transition帶來的影響。
ref[2] 上面黃色波形是理想的波形，下面白色波形是有ISI的波形。
ISI通常是由於傳輸系統的帶寬限制導致的。對於ATE load board來說，主要是由於對於不同頻率的信號，PCB上面的線損、電介質損耗不同。通常高頻的信號損耗更大，低頻的信號損耗較小。這就體現為上升和下降沿變慢，在一個bit interval內，高低電平從上一個周期結束時的電壓開始變化，還來不及達到預期值，就又變化了，導致誤碼的產生。下圖是一個典型的有線損的眼圖。
ref[1]
為了減少線損，通常高速信號走線要求儘量短，且PCB的電介質要選擇高頻損耗小的材質。
ATE load board設計，不像應用板對於成本那麼敏感，常用的高速材料有Roger-4350, M-6, Neclo4000-13等，這些材料的電介質損耗比FR-4要小，且電介質的結構（玻璃纖維的編織方式）比較緊密。
ref[3] 如圖所示，藍線下方區域都有玻璃纖維，而紅線下方除了玻璃纖維，還有環氧樹脂。因此兩條線的介電係數各不相同。編織緊密的介電材料可以儘量減小影響。
雖然ATE的load board板材可以選貴一點的，但是走線長度則是一個軟肋。在DUT附近做近端loop back還好。但是如果用ATE做遠端loop back測試，走線長度在十幾個inch是很正常的。
所以很多高速晶片在設計時，有預加重（pre-emphasis）等效設計。簡單來說，就是在drive端，對於高頻信號做加重處理，加重的方式，一般是板級衰減的倒數。這樣在接收端收到的信號就不會變形了。
ref[1] An Engineer’s Guide to Auto mated Testing of High-Speed Interfaces. José MoreiraHubert Werkmann.
ref[2] High-Speed DigitalDesign and Verification.Russ McHughSenior Application Engineer,High Speed Digital andAnalog Test.
ref[3]http://www.oldfriend.url.tw/index.htm