基於多數決定邏輯門的全加器電路設計

2020-12-27 電子發燒友

基於多數決定邏輯門的全加器電路設計

江耀曦 高 劍 發表於 2010-10-19 10:57:22

O 引言
    加法運算是算術運算中最基本的運算。減法、乘法、除法及地址計算這些基於加法的運算已廣泛地應用於超大規模集成電路(VLSI)中。全加器是組成二進位加法器的基本組成單元，所以提高全加器的性能是提高運算器性能的最重要途徑之一。
    對於全加器結構的研究，國內外有許多相關報導，大多數研究致力於提高全加器的速度和降低其功耗。設計全加器的方法有很多種，最簡單的方法是用組合門實現所需的邏輯函數，另外一種常用的方法是採用傳輸門實現。由於傳輸門具有很強的邏輯功能，且輸入電容小，因而用傳輸門實現的全加器速度快，且結構簡單。採用傳輸門實現的全加器比組合門實現的全加器電路要簡單。但這種電路以CMOS傳輸門為基本單元，而不是在管子級進行設計，因而，這種全加器電路存在冗餘，需進一步簡化。
    結合上面的討論，提出一種結構更加簡單，性能更好的加法器單元電路，它僅由輸入電容和CMOS反向器組成，而且通過電路簡化設計，克服了功耗問題。
    本文首先提出多數決定邏輯門的概念和電路設計，然後提出了一種基於多數決定邏輯門的全加器電路設計。該全加器三個主要特徵是較少的管子、工作於極低電源電壓以及短路電流的消除。模擬結果表明，這種新的結構能夠很好地完成全加器的邏輯功能。

1 多數決定邏輯非
1．1 多數決定邏輯非的提出
    多數決定邏輯(Majority Logic)定義為：若邏輯1的個數大於邏輯0的個數，則輸出為邏輯1；若邏輯O的個數大於邏輯1的個數，則輸出為邏輯O。表1中CO即為A，B，CI的多數決定邏輯，邏輯式表示為CO=M(A，B，CI)。多數決定邏輯非(Majority-not Logic)則為多數決定邏輯非函數，表1中即為A，B，CI的多數決定邏輯非函數，邏輯式表示為F=F(A，B，CI)。


1．2 多數決定邏輯非門的電路設計
    圖1即為三輸入端的多數決定邏輯非門電路。其中，C1=C2=C3，它由輸入電容和一個靜態CMOS反向器構成。只需增加輸入電容的個數，即可增加輸入端的個數。電容網絡的作用是分離電壓。當輸入端中O的個數多於l的個數，電容網絡的輸出為0，經反向器之後輸出為高電平1(VDD)；當輸入端中1的個數多於0的個數，電容網絡的輸出為1，經反相器之後輸出為低電平O(0 V)。輸入電容的電容值大約為O．05 fF，它對電路沒有影響。歡迎轉載，本文來自電子發燒友網(http://www.elecfans.com/)


    輸入電容可選擇用金屬氧化物半導體(MOS)電容。與其他電容相比，MOS電容具有佔用晶片面積小，電容值大，更容易匹配等優點。一個MOS電容所佔用晶片的面積與一個普通電晶體相當。通常，對於相同的面積，PMOS電容值大於NMOS電容值。所以可選用PMOS電容來實現多數決定邏輯非門的輸入電容。

普通CMOS門電路的功耗主要由動態功耗Pswich、短路功耗Pshort、靜態漏電流功耗Pleak三部分組成，見式(1)。如果滿足式(2)，則兩個管子不能同時導通，除去Pshort，功耗將顯著減小。
   
式中：fcp表示系統時鐘脈衝；Vim為節點i的電壓變化範圍(理想情況下為VDD)；CiL為節點i的等效負載電容；ai為節點i的活動因子；Iisc和IL分別為短路電流和漏電流；P為總功耗。
   
式中：VthP和VthN分別是PMOS管和CMOS管的開啟電壓。開啟電壓指的是絕緣柵場效應管(MOSFET)溝道形成時的電壓。
    圖1中因為電路僅用了兩個管子，所以電源電壓可減小，相對於電源電壓，Pswich將以二次方的速度衰減。只需滿足式(2)，除去Pshort。所以其功耗大大小於傳統的CMOS門電路。
    雖然減小電源電壓可以減小功耗，但是會影響電路的輸出波形。式(3)、式(4)給出電源電壓的減小和開啟電壓的增大對管子高低電平轉換延遲時間的影響。
   

2 全加器的設計
2．1 全加器的邏輯設計
    根據全加器的定義，其真值表如表1所示。其中，A和B為加數和被加數，CI為來自低位的進位；S為和輸出，CO為進位輸出。根據前面的分析，全加器的進位輸出CO可表示為輸入A，B，CI的多數決定邏輯，而和輸出S則為A，B，CI，,五變量的多數決定邏輯，或表示為，CO1，CO2(其中CO=CO1，=CO2)的多數決定邏輯非。可用邏輯式表示出來：
   
2．2 全加器的電路設計
    根據邏輯式(5)、式(6)，設計電路如圖2所示。該設計中，僅用了兩個多數決定邏輯非門。只需6個MOSFET即可實現優化的CMOS全加器，用PSpice進行了電晶體級模擬。結果顯示，這種新的全加器能正確完成加法器的邏輯功能。圖2中，C1=C2=C3=0．05 fF，2C4=C5=C6=C7=2．88 fF。



3 結語
    提出一種低功耗的僅用輸入電容和CMOS反向器實現的一位全加器電路設計。該電路僅用了6個管子，從而達到降低功耗的目的。較少的管子、工作於極低電源電壓以及短路電流的消除是該全加器3個主要特徵。

打開APP閱讀更多精彩內容

聲明：本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人，不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用，如有內容圖片侵權或者其他問題，請聯繫本站作侵刪。 侵權投訴

相關焦點

  • 《數字電子技術》:邏輯門電路講解
    什麼是邏輯門？數字電路設計中邏輯門是最基本的運算單元，其中與門、或門和非門是最基本的邏輯門單元，但實際設計中用到的邏輯往往比與、或、非複雜得多，不過它們都可以利用與、或、非門組合實現。比如與非門、或非門、異或門和同或門等等。
  • 如何用74HC138解碼器設計一個全加器? 詳解74HC138設計全加器電路
    如何用74HC138解碼器設計一個全加器？詳解74HC138設計全加器電路 74HC138解碼器設計一個全加器怎麼做你知道嗎？本文主要介紹關於74HC138設計全加器電路過程詳解。
  • 全加器功能及應用的仿真設計分析
    所以，加法器就成為數字系統中最基本的運算單元，可廣泛用於構成其他邏輯電路。1 全加器的基本概念 加法器是一種常見的組合邏輯部件，有半加器和全加器之分。半加器是只考慮兩個加數本身，而不考慮來自低位進位的邏輯電路，就是兩個相加數最低位的加法運算。全加器不僅考慮兩個一位二進位數相加，還要考慮與低位進位數相加的運算電路。兩個數相加時，除最低位之外的其餘各位均是全加運算電路。
  • 用74ls138設計全加器
    用74ls138設計全加器
  • 邏輯門電路
    邏輯門電路第3章 邏輯門電路3. 1 概述3. 2 分立元件門電路3. 2. 1 二極體的開關特性一、靜態開關特性及開關等效電路二、動態開關特性 3.
  • . | 發卡DNA-銀簇作為通用雙信號產生器「點亮」各種伴隨DNA邏輯門和級聯電路
    為克服傳統基於矽的數字設備的局限性，人們已經構建了多種分子邏輯門和電路。DNA特殊的雙螺旋結構和高度特異性的鹼基互補配對原則使其適合用於構建邏輯門。基於DNA的邏輯系統已經從基本的邏輯門（是，或，與，禁止等）發展到高級的邏輯設備。儘管已經取得了巨大的成就，仍有一些重要的問題需要解決。
  • 邏輯門電路符號圖
    邏輯門電路符號圖(與門或門非門異或門同或門)《邏輯門電路符號圖》邏輯門電路符號圖包括與門，或門，非門，同或門，異或門，還有這些門電路的邏輯表達式，1．與邏輯 （1）與邏輯：當決定某一事件的所有條件都具備時
  • Science:神操作,用人工蛋白質做邏輯門電路,把細胞變成計算機
    我們成功地製造了以蛋白質為基礎的 NOR 門，雖然它們不像 NASA 的制導計算機那樣複雜，但卻是從零開始設計複雜生物電路的關鍵一步。」蛋白質邏輯門電路無論是電子器件還是生物部件，邏輯門都能以預定的方式感知和響應信號。其中最簡單的「與門」，是在一個輸入和另一個輸入同時存在時才產生輸出。
  • 真「碳基電路」:用蛋白質邏輯門把細胞變成計算機|Science
    邊策 魚羊 發自 凹非寺量子位 報導 | 公眾號 QbitAI矽基生命遙不可及，但碳基電路已經來了，而且是有生命的。原來，蛋白質也能也能造出計算機的基本單元，和矽基電路一樣，這種「蛋白質電路」可以組合設計出各種負責邏輯電路。
  • 基本邏輯門電路
    基本邏輯運算有與、或、非運算，對應的基本邏輯門有與、或、非門。本節介紹簡單的二極體門電路和BJT反相器（非門）,作為邏輯門電路的基礎。　　用電子電路來實現邏輯運算時，它的輸入、輸出量均為電壓（以Ｖ為單位）或電平（用１或０表示）。
  • 無形的代碼與有形的電路:詳解CPU是如何識別0和1
    現在這種熔絲設計的存儲器基本上被淘汰了，取而代之的是可以反覆擦寫的EPROM，在結構上是這樣的：我們會發現，EPROM的並沒有採用熔絲設計，而是一種像溝壑的東西，這其實是現代數字電路的基礎——場效應管。在具體介紹場效應管前，我們先來了解一下計算機的發展和集成電路。
  • 我的世界邏輯門簡述和電路符號介紹
    邏輯門可以看作一個整體，只有輸入端和輸出端露在外面，而且你知道從輸入到輸出有什麼樣的關係，這就是邏輯門希望實現的。大規模的邏輯門組合可以實現複雜的運算。 只有兩個輸入全是1，輸出才是0。WIKI圖中的與非門設計實際上是把與門設計最右端的那個起到「非門」作用的紅石火把移除的結果。輸出端移除非門和加上非門的效果(除了延遲時間不同)是一樣的!
  • 一種結構簡單的低壓低功耗ALU單元設計
    ALU是微處理器最重要的組成部分，其中全加器電路是所有運算電路的基本單元，設計低功耗快速加法器單元是獲得低功耗高速運算電路的關鍵。ALU單元的設計標準是多種多樣的，電晶體數量顯然是一個主要的關注點，因為它極大的影響了功能單元ALU的設計複雜性。另外兩個重要的卻又相互矛盾的因素是功耗和速度。
  • 邏輯門電路工作原理詳解
    打開APP 邏輯門電路工作原理詳解 發表於 2017-05-22 11:11:46 　　為了對門電路的工作原理有一個初步了解，在介紹TTL集成邏輯門和CMOS集成邏輯門之前，先對簡單的晶體二極體與門、或門和晶體三極體非門（又稱為反相器）進行簡單介紹。
  • 邏輯門電路的識別分類及測量
    邏輯門電路的識別分類及測量一、　符號： 　　　　　　　　 　　　　A，B為輸入端，Y為輸出端　　　　　　 定義：能夠實現各種邏輯關係的電路稱為邏輯門電路。門電路是數字電路基礎，電路的輸入輸出端只有兩種狀態：一是高電平用「１」表示，二是低電平用「０」表示。
  • 一種基於Logical Effort理論的IC設計方法解析
    得到RTL描述之後，接下來就是利用邏輯綜合工具來選擇電路的拓撲結構和門的大小。綜合工具比手工花更少的時間得到優化路徑和電路圖。綜合的電路通常邏輯功能是正確的，但時序是基於近似負載模型評估得到的。電路設計完成之後，開始版圖的實現。版圖通常可以定製也可以用自動布局布線工具產生。
  • FPGA數字邏輯電路的設計與分析的基礎知識和工程文件免費下載
    主要內容：設計一個一位的全加器，從真值表開始，介紹門級實現，然後形成電路圖，對功能進行仿真驗證，最後再用行為級描述實現全加器功能，二者形成對比。把 Verilog 代碼，硬體電路，仿真波形三者對應起來。 　　1．明確輸入、輸出接口 　　加法器：即實現A+B=SUM。