用74ls138設計全加器

用74ls138設計全加器

     用74ls138設計全加器

　　兩個二進位數之間的算術運算無論是加、減、乘、除，目前在數學計算機中都是化作若干步加法運算進行的。因此，加法器是構成算術運算器的基本單元。在將兩個多位二進位數相加時，除了最低位以外，每一位都應該考慮來自低位的進位，即將兩個對應位的加數和來自低位的進位3個數相加。這種運算稱為全加，所用的電路稱為全加器。用兩片74LS138設計一個全加器。在考慮到74LS138解碼器為3 線－8 線解碼器，共有 54/74S138和 54/74LS138 兩種線路結構型式，其74LS138工作原理為：當一個選通端（G1）為高電平，另兩個選通端（/（G2A）和/（G2B））為低電平時，可將地址端（A、B、C）的二進位編碼在一個對應的輸出端以低電平譯出。根據以上特性，設計製作出一個全加器。

　　74LS138有三個附加的控制端。當輸出為高電平（S＝1），解碼器處於工作狀態。否則，解碼器被禁止，所有的輸出端被封鎖在高電平。帶控制輸入端的解碼器又是一個完整的數據分配器。如果把作為「數據」輸入端（在同一個時間），而將作為「地址」輸入端，那麼從送來的數據只能通過所指定的一根輸出線送出去。這就不難理解為什麼把叫做地址輸入了。例如當＝101時，門的輸入端除了接至輸出端的一個以外全是高電平，因此的數據以反碼的形式從輸出，而不會被送到其他任何一個輸出端上。

　　用門電路實現兩個二進數相加並求出和的組合線路，稱為一個全加器。

　　全加器原理圖

　　A/a B/b C/c為全加器和解碼器的輸入，OUT為解碼器的輸出（0 ~7），S為加法器的和，Co為加法器進位輸出。PS：假定解碼器輸出高電平有效。

　　由表74LS138（2）得出：將3/8解碼器的輸出OUT（1，2，4，7）作為一個四輸入或門的輸入，或門的輸出作為加法器的和；將3/8解碼器的輸出OUT（3，5，6，7）作為一個四輸入的或門的輸入，或門的輸出作為加法器的進位輸出。