在設計PCB時，對於單層板和雙層板而言，一般不用考慮電路板的疊層結構。只有在設計四層以上的PCB時，才需要考慮PCB的疊層設計和阻抗控制問題。今天在這裡不討論PCB的阻抗控制方面的內容，主要討論一下PCB疊層設計和電磁兼容之間的關係。
在PCB疊層設計中，一般的參考原則是：
(1)在兩個電源地層之間的信號層為最好布線層。
(2)與電源地層相鄰的信號層為較好布線層。
(3)與電源正極層相鄰的信號層為次級布線層。
(4)在設計疊層結構時，需要考慮電磁幹擾源在空間傳播特性上，距離越遠，衰減越快，對信號層幹擾越小的原則。
(5)電源地層具有屏蔽電磁幹擾源的作用，其一方面屏蔽和抑制自身信號線產生的幹擾源對外輻射，解決自身輻射發射超標的問題；另外，其對外部幹擾源也具備一定的屏蔽和抑制作用。
(6)電源正極層相對電源地層而言，對電磁幹擾的屏蔽較弱。
(7)一般情況下，在設計疊層結構時，最好在內部疊層設計時，讓電源正極層和電源地層相鄰，以提高電源的穩定性。但是，也不絕對，為了提高屏蔽效果，在信號布線較少，元器件較少的情況下，為了提高產品的電磁兼容性，在做四層板疊層設計時，把頂層和底層作為電源地層，內部兩層可以設置一層信號層和一層電源正極層。
四層PCB的疊層設計一般採用頂層和底層為信號層，中間兩層為電源正極和電源地層。這樣的疊層設計，緊挨電源地層的信號布線層為相對較好的布線層，緊挨電源正極的信號布線層為次級布線層。一般情況下，建議把距離外殼較遠的信號布線層和地層放在緊挨在一起，這樣可以把敏感信號放在該信號層，把其它信號線設計在另外一層。這樣做的原因是基於幹擾源通過外殼引入內部時，距離信號布線層越遠，信號衰減的越多，對敏感信號線的幹擾相對較小。
六層PCB的疊層設計一般如圖1所示。在工作中，應根據不同的原理圖和產品運行環境，進行不同的疊層設計。按照以上7個基本思路綜合考慮即可。
圖1 原電路板6層板疊層結構下面我舉一個在實際工作中遇到的一個產品的PCB疊層設計的實例，來談一下在產品設計中進行PCB疊層設計需要考慮的內容。
我設計的一種電路板必須採用浮地，且電路板必須與外殼保持足夠的絕緣強度(絕緣耐壓等級應不低於3kV AC，1min，漏流不大於10mA)，即電路板沒有能可靠洩放靜電放電、電快速瞬變脈衝群、浪湧等幹擾源的接地點和大地，因此，為了提高該電路板的電磁兼容性能。在設計該PCB時，由原來圖1所示的6層板疊層方案修改為如圖2或圖3所示的8層板疊層結構。
圖2 電路板8層板疊層結構方案1
圖3 電路板8層板疊層結構方案2相對於圖1所示的6層電路板疊層結構，圖2和圖3所示的8層電路板疊層結構具備以下優勢：
(1)通過增加2層接地層，使電路板地平面層達到3層以上(包含頂層和底層的接地鋪銅)，使電路板有一個整體相對可靠的地。此措施有利於承受更多的幹擾。
(2)通過疊層的修改，使第4層、6層在兩個地平面之間，一方面保證信號層有一個可靠的地平面，另一方面確保這兩個信號布線層通過地層實現屏蔽效果。在布線時，把高速、復位、差分等關鍵信號布線放置到這兩層。其它次級關鍵信號布線到頂層，剩餘的信號布線到底層。
(3)為了儘可能的增加地平面的面積，要求頂層、底層、4層和6層信號層未布線區域必須鋪銅。
圖2和圖3所示的兩種8層板的疊層設計方案主要區別是：把相對最差的信號層放置在頂層還是底層的問題。這個需要考慮參考原則第4項和散熱設計的要求。在該電路設計時，CPU等發熱元件儘量布局到底層，因為，底層距離外殼最近，有利於散熱。電源模塊放置在頂層，導致頂層距離外殼相對較遠。因此，在本次電路板設計中，我優選的方案是圖2所示的8層PCB的疊層設計方案。
總之，在進行PCB疊層設計時，要根據電路板的工作環境、電路特點、電磁兼容設計指標等參數進行綜合考慮選擇相對最優的方案即可。