基於FPGA的m序列信號發生器設計

2020-12-22 電子產品世界

　　m序列是一種偽隨機序列(PN碼)，廣泛用於數據白噪化、去白噪化、數據傳輸加密、解密等通信、控制領域。基於FPGA與Verilog硬體描述語言設計井實現了一種數據率按步進可調、低數據誤碼率、反饋多項式為

本文引用地址：http://www.eepw.com.cn/article/263588.htm

　　

 

　　的m序列信號發生器。系統時鐘為20MHz，m序列信號發生器輸出的數據率為20～100 kbps，通過2個按鍵實現20 kbps步進可調與系統復位，輸出誤碼率小於1%.

　　m序列是最長線性反饋移位寄存器序列的簡稱，它是由帶線性反饋的移位寄存器產生的周期最長的一種偽隨機序列。是由移位寄存器、反饋抽頭及模2加法器組成。m序列一旦反饋多項式及移位寄存器初值給定，則就是可以預先確定並且可以重複實現的序列，該特點使得m序列在數據白噪化、去白噪化、數據傳輸加密、解密等通信、控制領域使用廣泛。因此，深入學習研究m序列具有重要的實際意義。

　　1 m序列信號發生器的組成

　　基於FPGA的m序列信號發生器硬體結構極其簡單，僅需兩個獨立按鍵(一個是復位按鍵與另一個控制數據率切換按鍵)、一個48 MHz的用於提供系統時鐘有源晶振、系統電源、一塊配置晶片、幾個簡單的電阻與電容即可實現。按鍵去抖動、按鍵復位、按鍵切換數據率、時鐘分頻等功能均在FPGA內部編程實現。

　　

 

　　圖1 信號發生器硬體組成框圖

　　2 m序列信號發生器的關鍵設計

　　本文中m序列信號發生器的反饋多項式為

　　

 

　　其反饋及移位寄存器的關係圖如圖2所示。

　　

 

　　圖2 m序列信號發生器反饋及移位寄存器圖

　　從本設計中的反饋及移位寄存器的關係圖可以看出，一個時鐘周期，移位寄存器右移一位，最高位輸入為x0、x2、x3、x4及x8的異或(模2相加)。m序列的輸出是移位寄存器的最低位。圖2所示的關係是m序列呈現為隨機性、周期性的根本原因。

　　為了滿足信號發生器輸出數據率20 kbps的步進通過按鍵可調，則生成按步進20 kbps可調的時鐘是實現該功能的關鍵。當按鍵發生，時鐘的輸出頻率加20 kbps.在實際電路中，按鍵會有很大抖動，對系統會造成很大的不穩定性，因此，必須想辦法減小這樣的不利影響。在FPGA中一般使用硬體描述語言，描述一個延時電路，來實現按鍵去抖動的目的。該設計中信號發生器的FPGA內部各功能模塊及其之間的關係，如圖3所示。

　　

 

　　圖3 FPGA功能模塊方案框圖

　　3設計核心之綜合與仿真

　　3.1時鐘模塊設計

　　在所有基於FPGA的設計中，設計滿足設計要求的時鐘信號對設計成敗起著至關重要的作用。滿足在本文所設計的m序列信號發生器的時鐘信號輸出頻率為：20 MHz、20 kHz、40 kHz、60 kHz、80 kHz、100 kHz.輸出的時鐘信號在modelsim 6.5f中的仿真波形如圖4所示。從圖4中可以看出，時鐘模塊性能滿足設計要求，設計正確。

　　

 

　　圖4 時鐘產生模塊仿真波形

　　3.2 m序列產生模塊設計

　　m序列產生模塊是m序列信號發生器的最核心部分。文中的m序列生氣器核心模塊的verilog的代碼為：

　　

 

　　從Verilog代碼可以看出，m序列產生模塊實現極其容易，只需要一個移位寄存器、一個模2加法器即可實現m序列的產生。

　　

 

　　圖5 m序列產生模塊Symplify綜合效果圖

　　

 

　　圖6 m序列信號發生器系統仿真波形圖

　　本系統中m序列產生模塊在Synplify綜合結果圖、在modelsim 6.5f中的仿真波形圖，分別如圖5、6所示。從圖5、6中可看出，該模塊產生了周期為217的周期序列，設計正確。圖7是系統的quartus II頂層模塊圖。

　　

 

　　圖7 系統頂層模塊圖

　　4結論

　　當信號發生器的移位寄存器A的初值A=9『b1_0000_0000時，m序列的周期T=217，輸出的周期m序列為：0000000011111010110011011111000110100110101110110000011011011001001110011001111111011110000101010011110110100010100001100101111010010010100101101010101111110011101110000001011100100011000011101010001110001001000010001.

　　該信號發生器實現了輸出數據率在20～100 kbps之間，並實現按20 kbps的步進可調功能;輸出數據率僅在輸出60 kbps的數據率時有較大誤差，數據率偏小約0.2%.該m序列信號發生器性能穩定，實現所有設計功能，符合設計要求。

fpga相關文章:fpga是什麼

負離子發生器相關文章:負離子發生器原理 晶振相關文章:晶振原理 離子色譜儀相關文章:離子色譜儀原理

相關焦點

  • 基於CORDIC 2FSK調製器的FPGA設計
    提出一種基於流水線CORDIC算法的2FSK調製器的FPGA實現方案，可有效地節省FPGA的硬體資源，提高運算速度。最後，給出該方案的硬體測試結果，驗證了設計的正確性。0 引言 頻移鍵控(FSK)是用不同頻率的載波來傳送數位訊號，並用數字基帶信號控制載波信號的頻率。
  • 基於FPGA的可選擇不同頻率的音頻發生器設計方案
    打開APP 基於FPGA的可選擇不同頻率的音頻發生器設計方案 發表於 2018-02-08 03:45:00 EDA技術是指以計算機為工作平臺，融合了應用電子技術、計算機技術、信息處理及智能化技術的最新成果，進行電子產品的自動設計。
  • 3G系統中AGC的FPGA設計實現
    可變增益放大器是電控的，並且當接收機中使用衰減器時，他們通常都是由可變電壓控制的連續衰減器。控制應該是平滑的並且與輸入的信號能量通常成對數關係(線性分貝)。在大多數情況下，由於衰落，agc通常用來測量輸入解調器的信號電平，並且通過反饋控制電路把信號電平控制在要求的範同內。
  • 基於FPGA的計程車計價器的設計
    基於FPGA的計程車計價器的設計 技術編輯archive1 發表於 2017-11-25 10:12:45 FPGA(Field Programmable Gate
  • 基於FPGA的RS232行列式矩陣鍵盤接口設計
    一、引言本文引用地址：http://www.eepw.com.cn/article/245960.htm本方案是用VHDL語言來實現的基於RS232按位串行通信總線的行列式矩陣鍵盤接口電路
  • 基於FPGA的任意分頻器設計
    1、前言本文引用地址：http://www.eepw.com.cn/article/261789.htm　　分頻器是FPGA設計中使用頻率非常高的基本單元之一
  • 一種基於FPGA的視頻邊緣檢測系統設計
    摘要：對於視頻圖像檢測與識別的需要，提出了一種基於FPGA的視頻邊緣檢測系統設計方案，並完成系統的硬體設計。通過FPGA控制攝像頭進行視頻採集，雙埠SDRAM對圖像數據進行緩存，FPGA再對數據進行實時處理。
  • 基於直接數字合成技術的信號發生器的設計
    基於直接數字合成技術的信號發生器的設計 電子設計 發表於 2018-12-18 08:01:00 1 引言 現代通信技術、雷達技術、電子測量以及一些光電應用領域都要求高精度
  • 基於DSP和SOPC數位訊號發生器的設計
    CCS和DE2開發板實現正弦信號發生器。結果表明，採用SOPC技術設計的正弦信號發生器與使用DSP晶片實現相比，其高速的運算能力以及內部操作的靈活性，使得產生的波形具有控制方便，輸出相位連續，精度高，穩定性好等優點，具有很高的應用價值。
  • 基於FPGA的實時中值濾波器硬體實現
    文獻[7]為了提高紅外成像跟蹤器設計了大窗口的中值濾波器。文獻[3]、[4]提出了鄰域圖像幀存的存儲結構，該結構充分利用了圖像幀存的數據結構轉換特性，並行高速提供鄰域圖像數據，配以FPGA作為並行處理器，高速實時地實現了中值濾波。但是以上研究都是基於標清圖像的中值濾波器，處理的圖像大小一般為256×256、512×512的灰度圖等，很少有實現高清圖像的中值濾波器。
  • 基於FPGA的成像聲納FFT波束形成器設計
    波束形成器是成像聲納數字系統的重要組成部分，其運算速度影響到整個系統的成像速度，因此提高波束形成運算速度是提升成像聲納成像速度的關鍵。相移波束形成中的FFT波束形成技術由於具有非常成熟的算法、實現結構和快速的運算速度，成為成像聲納波束形成器首選。
  • 基於FPGA的RISC微處理器的設計與實現
    摘要：基於FPGA和電子設計自動化技術，採用模塊化設計的方法和VHDL語言，設計一個基於FPGA的RISC微處理器。仿真結果表明，基於FPGA的RISC微處理器的時鐘頻率為23.02MHz，且功能完全達到設計要求。
  • 用matlab來實現fpga功能的設計
    首先，DSP開發人員不熟悉硬體設計，尤其是FPGA。他們使用Matlab驗證算法，運用Ｃ語言或彙編語言編程，通常不會使用硬體描述語言（ＶＨＤＬ或Ｖｅｒｉｌｏｇ）實現數字設計。其次，雖然ＶＨＤＬ語言也提供了許多高層次的語言抽象，但是基於並行硬體系統的ＶＨＤＬ程序設計與基於微處理器的串行程序設計有很大的不同。
  • 基於Modelsim FLI接口的FPGA仿真技術
    1、Modelsim 及 FLI接口介紹本文引用地址：http://www.eepw.com.cn/article/273718.htm　　Modelsim是 Model Technology(Mentor Graphics的子公司)的 HDL 硬體描述語言仿真軟體，可以實現 VHDL, Verilog，以及 VHDL-Verilog 混合設計的仿真
  • 在可再生能源應用的逆變器設計中使用SPWM發生器
    三角波形和正弦波形之間的頻率比必須為整數佔空比的調製過程被設計為調製指數m等於或小於1。如果m高於1，那麼在三角信號的部分周期中，將不存在載波信號和調製信號的交叉點。對輸出信號的影響如圖5所示。但是，必須注意，有時會使用一定量的過調製來獲得較高的交流電壓幅值。
  • 零基礎學FPGA (二十六)頻、相可調,任意波形信號發生器系統設計
    信號發生器這個東西相信大家都知道，關於基於DDS信號發生器的技術文檔網上也多的是，但是我還是想寫一下這部分的教學，因為從我自身的學習來看，這部分內容並不是很難，也很容易實現，代碼也就那幾行但是，我發現我當時學這部分的時候，從網上找資料，大部分都是基於原理的講解，或者說只是做到仿真這一步，而且原理的講解太過書面化，初學者不怎麼好理解。我做了這麼一個教程，全方面的做一個這樣一個系統。其中包括信號發生器的原理部分，代碼實現，仿真，按鍵控制頻率、相位變換，包括正弦波、方波、鋸齒波、三角波的產生，以及D/A轉換晶片的操作，直到能夠在示波器上觀察到我們產生的波形，並通過按鍵控制為止。
  • 基於MSP430的信號發生系統設計
    作者/ 曹鵬輝 郭湘南 武漢郵電科學研究院(武漢 430074)本文引用地址：http://www.eepw.com.cn/article/201611/340858.htm摘要：本文提出一種基於DDS晶片技術信號發生器設計的上位機控制系統
  • 基於FPGA圓陣超聲自適應波束形成的設計
    與IIR濾波器相比，FIR濾波器具有以下優點：可得到嚴格的線性相位；主要採用非遞歸結構，從理論上以及從實際的有限精度運算中，都是穩定的；由於衝激響應是有限長度的，因此可以用快速傅立葉變換算法，運算速度快；FIR濾波器設計方法靈活。
  • 基於FPGA的帶Cache的嵌入式CPU的設計與實現
    本文引用地址：http://www.eepw.com.cn/article/201706/349054.htm1 基於MIPS指令集的CPU流水線結構1.1 指令集的選取設計實現了指令兼容MIPS系列RISC處理器的指令集。
  • 一種基於GPS的智能寵物防丟失器設計
    打開APP 一種基於GPS的智能寵物防丟失器設計 發表於 2017-12-28 09:15:38 隨著人們生活水平的提高，社會經濟的發展和城市化進程的加速