基於FPGA的任意分頻器設計

2020-12-27 電子產品世界

  1、前言

本文引用地址:http://www.eepw.com.cn/article/261789.htm

  分頻器FPGA設計中使用頻率非常高的基本單元之一。儘管目前在大部分設計中還廣泛使用集成鎖相環(如Altera的PLL,Xilinx的DLL)來進行時鐘的分頻、倍頻以及相移設計,但是,對於時鐘要求不太嚴格的設計,通過自主設計進行時鐘分頻的實現方法仍然非常流行。首先這種方法可以節省鎖相環資源,再者這種方式只消耗不多的邏輯單元就可以達到對時鐘的操作目的。

  2、整數倍分頻器的設計

  2.1 偶數倍分頻

  偶數倍分頻器的實現非常簡單,只需要一個計數器進行計數就能實現。如需要N分頻器(N為偶數),就可以由待分頻的時鐘觸發計數器進行計數,當計數器從0計數到N/2-1時,將輸出時鐘進行翻轉,並給計數器一個復位信號,以使下一個時鐘開始從零計數。以此循環,就可以實現偶數倍分頻。以10分頻為例,相應的verilog代碼如下:

  regclk_div10;

  reg [2:0]cnt;

  always@(posedge clk or posedge rst) begin

  if(rst)begin //復位

  cnt<=0;

  clk_div10<=0;

  end

  elseif(cnt==4) begin

  cnt<=0; //清零

  clk_div10<=~clk_div10; //時鐘翻轉

  end

  else

  cnt<=cnt+1;

  end

  2.2 奇數倍分頻

  奇數倍分頻因佔空比不同,主要有以下兩種方法。對於非50%佔空比的分頻,與偶數倍分頻類似,只需要一個計數器就能實現特定佔空比的時鐘分頻。如需要1/11佔空比的十一分頻時鐘,可以在計數值為9和10時均進行時鐘翻轉,該方法也是產生抽樣脈衝的有效方法。相應的verilog代碼如下:

  always @(posedge clk or posedge rst) begin

  if(rst)begin //復位

  cnt<=0;

  clk_div11<=0;

  end

  elseif(cnt==9) begin

  clk_div11<=~clk_div11; //時鐘翻轉

  cnt<=cnt+1; //繼續計數

  end

  elseif(cnt==10) begin

  clk_div11<=~clk_div11; //時鐘翻轉

  cnt<=0; //計數清零

  end

  else

  cnt<=cnt+1;

  end

  對於50%奇數分頻器的設計,用到的思維是錯位半個時鐘並相或運算。具體實現步驟如下:分別利用待分頻時鐘的上升沿與下降沿進行((N-1)/2)/N分頻,最後將這兩個時鐘進行或運算即可。以三分頻為例,相應的電路原理圖和時序仿真圖如圖1和圖2所示,相應代碼如下:

  reg clk1;

  reg[1:0]cnt1;

  always@(posedge clk or posedge rst) begin

  if(rst)begin //復位

  cnt1<=0;

  clk1<=0;

  end

  elseif(cnt1==1) begin

  clk1<=~clk1; //時鐘翻轉

  cnt1<=cnt1+1; //繼續計數

  end

  elseif(cnt1==2) begin

  clk1<=~clk1; //時鐘翻轉

  cnt1<=0; //計數清零

  end

  else

  cnt1<=cnt1+1;

  end

  reg clk2;

  reg[1:0]cnt2;

  always@(negedge clk or posedge rst) begin

  if(rst)begin //復位

  cnt2<=0;

  clk2<=0;

  end

  elseif(cnt2==1) begin

  clk2<=~clk2; //時鐘翻轉

  cnt2<=cnt2+1; //繼續計數

  end

  elseif(cnt2==2) begin

  clk2<=~clk2; //時鐘翻轉

  cnt2<=0; //計數清零

  end

  else

  cnt2<=cnt2+1;

  end

  assignclk_div3=clk1 | clk2; //或運算

  

 

  圖1 50%佔空比的三分頻電路原理圖

  

 

  圖2 50%佔空比的三分頻時序仿真圖

fpga相關文章:fpga是什麼

分頻器相關文章:分頻器原理 塵埃粒子計數器相關文章:塵埃粒子計數器原理 鎖相環相關文章:鎖相環原理 全息投影相關文章:全息投影原理

相關焦點

  • 基於CORDIC 2FSK調製器的FPGA設計
    提出一種基於流水線CORDIC算法的2FSK調製器的FPGA實現方案,可有效地節省FPGA的硬體資源,提高運算速度。最後,給出該方案的硬體測試結果,驗證了設計的正確性。0 引言 頻移鍵控(FSK)是用不同頻率的載波來傳送數位訊號,並用數字基帶信號控制載波信號的頻率。
  • 基於FPGA的m序列信號發生器設計
    基於FPGA與Verilog硬體描述語言設計井實現了一種數據率按步進可調、低數據誤碼率、反饋多項式為本文引用地址:http://www.eepw.com.cn/article/263588.htm    1 m序列信號發生器的組成  基於FPGA的m序列信號發生器硬體結構極其簡單,僅需兩個獨立按鍵(一個是復位按鍵與另一個控制數據率切換按鍵)、一個48 MHz的用於提供系統時鐘有源晶振、系統電源、一塊配置晶片、幾個簡單的電阻與電容即可實現。
  • 基於FPGA的RS232行列式矩陣鍵盤接口設計
    一、引言本文引用地址:http://www.eepw.com.cn/article/245960.htm本方案是用VHDL語言來實現的基於RS232按位串行通信總線的行列式矩陣鍵盤接口電路
  • 一種基於FPGA的視頻邊緣檢測系統設計
    摘要:對於視頻圖像檢測與識別的需要,提出了一種基於FPGA的視頻邊緣檢測系統設計方案,並完成系統的硬體設計。通過FPGA控制攝像頭進行視頻採集,雙埠SDRAM對圖像數據進行緩存,FPGA再對數據進行實時處理。
  • 分頻器原理
    導讀:分頻器,顧名思義就是將輸入頻率進行分解,然後輸出多路信號的裝置,接下來我們就來學習一下分頻器是如何分頻的吧~~~本文引用地址:http://www.eepw.com.cn
  • 3G系統中AGC的FPGA設計實現
    2 系統總體設計    在本設計中,前端TD_SCDMA的射頻信號RF輸入後,經過MAX2392零中頻下變頻解調後進行增益處理。VGA輸出的信號經過ADC變換後就成為數字中頻信號,經RSP(接收信號處理器)處理輸出為IF數位訊號。IF信號可以經過agc控制算法處理後控制VGA的增益。
  • 用matlab來實現fpga功能的設計
    首先,DSP開發人員不熟悉硬體設計,尤其是FPGA。他們使用Matlab驗證算法,運用C語言或彙編語言編程,通常不會使用硬體描述語言(VHDL或Verilog)實現數字設計。其次,雖然VHDL語言也提供了許多高層次的語言抽象,但是基於並行硬體系統的VHDL程序設計與基於微處理器的串行程序設計有很大的不同。
  • 分頻器的定義及電子、功率分頻器的比較
    分頻器一般常用於擁有高音和低音的單元,或者帶有中音單元的音箱中,若缺少分頻器這種擁有多單元的音箱就不能將不同頻段的聲音進行回放。而且分頻器的種類以及質量的差異,也同時影響到音箱能否回放出更好的聲音表現。 ◣ 分頻器有什麼用?
  • 基於Modelsim FLI接口的FPGA仿真技術
    1、Modelsim 及 FLI接口介紹本文引用地址:http://www.eepw.com.cn/article/273718.htm  Modelsim是 Model Technology(Mentor Graphics的子公司)的 HDL 硬體描述語言仿真軟體,可以實現 VHDL, Verilog,以及 VHDL-Verilog 混合設計的仿真
  • 基於計數器的數字電子鐘的設計
    摘要:本設計是一個基於計數器的數字電子鐘裝置。該裝置電路的主要組成部分是555定時器、分頻器、計數器、解碼器、顯示器、校時電路。解碼代替機械式傳動。用LED顯示器代替指針顯示進而顯示時間,減小了計時誤差。這種表具有時、分、秒星示時間的功能,還可以進行時和分的校準,片選的靈活性好。這種用數字電路實現的電子鐘與機械式時鐘相比具有更高的準確性和直觀性。
  • 使用VHDL語言設計FPGA的幾個常見問題的探討
    詳細討論了在MAX plusⅡ開發平臺下使用VHDL硬體描述語言設計現場可編程門陣列(FP-GA)時常見的三個問題:等佔空比分頻電路、延時任意量的延時電路、雙向電路。在工程應用尤其是在有關控制電路的設計中,用VHDL硬體描述語言設計FPGA經常會遇到以下三個問題:實現等佔空比、非等佔空比整數分頻的分頻電路;在時鐘控制下對同步脈衝信號任意時間量的延遲;使用VHDL語言進行雙向電路的設計。
  • 解析三分頻揚聲器系統分頻器設計
    打開APP 解析三分頻揚聲器系統分頻器設計 發表於 2019-10-09 09:50:22 三分頻音箱 三分頻音箱一般分為三個單元以上的音箱,其中有高音單元,中音單元和低音單元,箱體內部有分頻器,對應著高中低等單元進行分頻,一般這種音箱在HI-FI級別常見,由於針對不同單元的頻率特性對其進行分頻會使音樂中更加富有層次感,還有兩分頻音箱這種音響比較常見,它們是有兩個單元以上,高音單元和中低音單元組成,分頻器中高頻不變但中頻和低頻是在一起的送給中低音揚聲器
  • 分頻器的原理和設置
    分頻器的原理揚聲器系統的分頻器電路是由L/C濾波器(電感與電容)所構成的,並聯式的分頻器設計主要採用三種基本的濾波器形式,它們的響應特性如圖所示,它們是:低通濾波器,將高頻段衰減,通常運用在低音單元;帶通濾波器,將高頻端與低頻端全部衰減,一般應用在中音單元上;高通濾波器,衰減低頻段,絕大部分運用在高音單元上。
  • 基於FPGA的實時中值濾波器硬體實現
    文獻[7]為了提高紅外成像跟蹤器設計了大窗口的中值濾波器。文獻[3]、[4]提出了鄰域圖像幀存的存儲結構,該結構充分利用了圖像幀存的數據結構轉換特性,並行高速提供鄰域圖像數據,配以FPGA作為並行處理器,高速實時地實現了中值濾波。但是以上研究都是基於標清圖像的中值濾波器,處理的圖像大小一般為256×256、512×512的灰度圖等,很少有實現高清圖像的中值濾波器。
  • 什麼是分頻器_分頻器的主要參數(分頻點、路、階)
    分頻器是音箱中的「大腦」,對音質的好壞至關重要。功放輸出的音樂訊號必須經過分頻器中的過濾波元件處理,讓各單元特定頻率的訊號通過。要科學、合理、嚴謹地設計好音箱之分頻器,才能有效地修飾喇叭單元的不同特性,優化組合,使得各單元揚長避短,淋漓盡致地發揮出各自應有的潛能,使各頻段的頻響變得平滑、聲像相位準確,才能使高、中、低音播放出來的音樂層次分明、合拍、明朗、舒適、寬廣、自然的音質效果。
  • 分頻器的作用—不只是分頻這麼簡單
    而音箱離了它,又根本無法工作,它就是分頻器。下面就隨小編一起了解一下分頻器的作用吧!本文引用地址:http://www.eepw.com.cn/article/269681.htm1.分頻器的作用—簡介  分頻器是指將不同頻段的聲音信號區分開來,分別給於放大,然後送到相應頻段的揚聲器中再進行重放,在高質量聲音重放時,需要進行電子分頻處理。它可以把輸入信號的頻率作出處理,使得輸出信號的頻率滿足相關關係的電路。分頻器主要分為模擬分頻器和數字分頻器兩大類。
  • 基於FPGA的可選擇不同頻率的音頻發生器設計方案
    打開APP 基於FPGA的可選擇不同頻率的音頻發生器設計方案 發表於 2018-02-08 03:45:00 EDA技術是指以計算機為工作平臺,融合了應用電子技術、計算機技術、信息處理及智能化技術的最新成果,進行電子產品的自動設計。
  • 電子分頻器與普通分頻器的區別
    分頻器分模擬分頻器和數字分頻器兩類。在揚聲器系統中,把箱體、分頻電路、揚聲器稱為三大件,分頻器是音箱的大腦,對能否高質量還原電聲信號起著重要作用。尤其在中、高頻部分,分頻電路所起作用更加明顯。分頻器介紹分頻器是將音頻弱信號進行分頻的設備,位於功率放大器前,分頻後再用各自獨立的功率放大器,把每一個音頻頻段信號給予放大,然後分別送到相應的揚聲器單元。
  • 基於JTAG接口實現ARM的FPGA在線配置
    SDR終端的實現往往都是基於可重配置的硬體環境,如現場可編程邏輯陣列(Field Programmable Gate Array,FPGA)、數位訊號處理器(Digital Signal Processor,DSP),而不是專用集成電路(Application Specific Integrated Circuit,ASIC)等特定的硬體電路和晶片。
  • 基於EDA技術的數字鐘設計與實現
    本系統基於EDA技術的設計方法,提出一種採用P-MOS大規模集成電路LM8560作為計數解碼的石英數字鐘的設計方案,在Prote199SE軟體平臺下創建原理圖和繪製印製電路版,實現了基本計時顯示和設置、調整時間和鬧鐘等功能,最後組裝出一個完整的數字鐘。