摘要：本文設計了一個基於FPGA解決方案的多核處理器系統，整體上提高了系統性能，解決了單核處理能力提升受到的制約。通過對多核系統體系結構和核間通信技術的研究，最終實現了一個利用互斥核實現資源共享的雙Nios II軟核處理器系統，並在Altera公司的FPGA開發板DE2上進行測試，測試結果表明所設計的雙核系統能穩定運行。
引言
多核處理器技術的研究源於工程師們認識到，在提高單核晶片速度的同時，會產生過多熱量卻無法帶來相應的性能改善，傳統的以提高主頻提升性能的方法，會使處理器散發出巨大的熱量，其性價比也令人難以接受，速度稍快的處理器價格更高。因此多核晶片應運而生，2001年IBM公司推出第一個商用的雙核RISC(精簡指令集計算機)處理器Power4。
目前關於多核技術的研究主要包括核結構研究(同構還是異構)、程序執行模型、Cache設計(多級Cache設計與一致性問題)、核間通信技術、總線設計、作業系統設計(任務調度、中斷處理、同步互斥)、低功耗設計、存儲器牆、可靠性及安全性設計。本文利用互斥核和共享存儲器等技術實現多核系統共享資源的訪問，使用Quartus II的Sopc Builder構建一個雙NiosII軟核處理器系統，最終在Altera的FPGA開發板DE2上驗證了該系統的正確性。
1 系統總體設計方案
與單核處理器系統的設計所不同，在設計雙核系統時有若干問題需要重新考慮：如何實現多處理器核之間的數據共享;在實現數據共享之後，雙核系統必須提供有效的機制，以防止共享數據被破壞;為了提升整個系統的效率，必須仔細考慮系統任務的分配和調度如何進行，以免出現進程衝突或進程閒置，從而影響系統的整體性能。
圖1顯示了雙Nios II 嵌入式處理器核系統的體系結構。本系統中有兩個Nios II處理器核，CPU1作為主要CPU用來負責控制和調度整個系統，CPU2作為從處理器用來負責具體任務的執行。其次，每個處理器都有獨立的定時器作為看門狗使用，以防止處理器進入異常或死循環。此外，連接到CPU1的JTAG-UART接口，用於系統的各項測試。片上RAM作為共享存儲器連接到兩個處理器，提供處理數據的共享。而與CPU2相連的UART負責將處理結果傳遞到PC主機上顯示。
2 系統軟硬體設計
2.1 硬體設計
在雙核系統中，為了實現並行處理應用程式的任務，系統必須為雙核提供有效的數據處理和信息進程的共享機制。為此，本設計為系統配置了兩種存儲器的共享：一種處理器用來實現處理器之間狀態的溝通，另一種用來實現處理數據的共享。此外由於兩個處理器都會對共享數據存儲器進行讀寫操作，這樣就會產生一個問題：在不破壞存儲器中數據的同時，如何確保系統正確地進行讀寫操作。因此硬體互斥核Mutex被嵌入雙核處理器系統中。Mutex可以確保雙核系統中只能有一個處理器來訪問共享數據存儲器。
Mutex核實質上是一種共享資源，提供「測試和設置」操作。當處理器測試到Mutex核可用時，就會在一個具體操作中暫時佔有Mutex核，之後當處理器完成對存儲器的讀寫操作時就會釋放Mutex核，具體過程如圖2所示。對共享存儲器的互斥訪問是通過Mutex核的API函數來實現的：
Altera_avalon_mutex_open()
功能：聲明一個Mutex句柄，允許所有其他函數訪問Mutex核。
Altera_avalon_mutex_trylock()
功能：試圖鎖定Mutex核，若失敗則立刻返回。
Altera_avalon_mutex_lock()
功能：鎖定Mutex核，直到成功聲明Mutex核才返回。
Altera_avalon_mutex_unlock()
功能：解鎖Mutex核
Altera_avalon_mutex_is_mine()
功能：判斷CPU是否擁有Mutex核
Altera_avalon_mutex_first_lock()
功能：測試復位後Mutex核是否被釋放。
存儲器相關文章:存儲器原理