這種直接測量運算放大器輸入差分電容的方法,你知道麼?

2020-12-12 電子工程專輯
輸入電容可能會成為高阻抗和高頻運算放大器（op-amp）應用的一個主要規格。 值得注意的是，當光電二極體的結電容較小時，運算放大器的輸入電容會成為噪聲和帶寬問題的主導因素。
運算放大器的輸入電容和反饋電阻在放大器的響應中產生一個極點，從而影響穩定性並增加較高頻率下的噪聲增益。因此，穩定性和相位裕量可能會降低，輸出噪聲可能會增加。實際上，以前的一些C DM （差模電容）測量技術依據的是高阻抗反相電路、穩定性分析以及噪聲分析，這些方法可能會非常繁瑣。


在諸如運算放大器之類的反饋放大器中，總有效輸入電容由C DM 與負輸入共模電容（或對地的C CM –）並聯組成。C DM 難以測量的原因之一是運算放大器的主要任務是防止兩個輸入不相關。與測量C DM 的難度相比，直接測量對地的正輸入共模電容C CM +相對容易一些。在運算放大器的同相引腳上放置一個較大的串聯電阻並施加正弦波或噪聲源，就可以使用網絡分析儀或頻譜分析儀來測量由運算放大器輸入電容而產生的-3dB的頻率響應。假定C CM +與C CM –相同，特別是對於電壓反饋放大器。
但是，這些年來，測量C DM 變得日益困難；運算放大器的固有特性會迫使其輸入相等，從而自舉C DM ，因此所使用的各種不同的技術都無法令人滿意。當輸入被強制分開並進行電流測量時，輸出將試圖進行對抗。檢測C DM 的傳統方法是間接測量，該方法依賴於相位裕度的降低，且因並聯使用 C CM – 等其他電容而變得更複雜。
  • 經過100%全面測試的低電壓噪聲：6nV/√Hz（最大值）

我們希望待測運算放大器能夠像客戶平時的用法一樣，在閉環條件下正常運行並執行功能。建議的一種可行方法是分離輸入並進行輸出削波，但是這可能會使內部電路無法工作（取決於運算放大器拓撲），因此實測電容可能無法反映實際工作電容。在這種方法中，不會對輸入進行過度分離，以避免輸入級的非線性以及過多的輸出擺幅或削波。本文將介紹一種簡單直接的CDM測量方法。

只使用增益為1的緩衝電路，並使用電流源激勵輸出和反相輸入。輸出和反相輸入將僅在運算放大器允許的範圍內變動。在低頻下，輸出的變動很小，因此通過C DM 的電流會很小。而在過高頻率下，測試可能會無效，結果也沒用。但在中頻下，運算放大器的增益帶寬會下降，但不至於太低，輸出變動仍可提供足夠大的電壓激勵和通過C DM 的可測電流。

LTspice®的本底噪聲幾乎不受限制，因此可以進行簡單的測試仿真，如圖1所示。當發現該技術在LTspice中相當準確有效後，接下來的問題就是「我可否在現實世界中獲得足夠的SNR以進行良好的測量？」


圖1：直接測量LTspice中的 CDM 阻抗。繪製V（r）/I（R1）曲線以獲得阻抗。在本例中，在1MHz頻率下，-89.996°時Z為19.89437kΩ（10（85.97/20））, 利用公式C=1/（2π×Z×Freq），Z正好為8pF。
T該相位角幾乎等於-90°，這表明阻抗是容性的。2pF共模電容不會破壞測量，因為CCM–不在路徑中，且1/（2×π×Freq×CCM+）>>1Ω。
如 圖1 所示，將2kΩ電阻串聯在運算放大器的輸出端，以將激勵從電壓源轉換為電流源。這將允許節點「r」中存在小電壓（它不會與在運算放大器的同相引腳中所看到的電壓相差太遠），並將導致小電流流入待測C DM 的輸入端之間。當然，現在的輸出電壓很小（由待測器件 (DUT)進行緩衝），而且C DM 中的電流也很小（在本仿真中為57nA），因此在工作檯上使用1Ω電阻進行測量將很困難。LTspice.ac和LTspice.tran仿真沒有電阻噪聲，但現實世界中的1Ω電阻具有130pA/√Hz的噪聲，從我們預期的57nA電容電流中只能產生57nV信號。進一步的仿真表明，用50Ω或1kΩ代替R1不會導致在目標帶寬範圍內的頻率下流入C CM+ 的損耗電流過大。為了獲得比簡單電阻更好的電流測量技術，可使用跨阻放大器（TIA）代替R1。TIA輸入會連接到運算放大器的同相引腳，在該引腳上需要電流，同時電壓固定為虛地以消除CCM–中的電流。事實上，這正是Keysight/Agilent HP4192A等四埠阻抗分析儀的實現方式。HP4192A可以在5Hz至13MHz的頻率範圍內進行阻抗測量。市場上採用相同阻抗測量技術的一些新設備包括具有10Hz至120MHz範圍的E4990A阻抗分析儀和具有20Hz至2MHz範圍的精密LCR表（如Keysight E4980A）。
如下面 圖2 測試電路所示，由於阻抗分析儀內部的TIA，運算放大器的同相引腳保持虛地狀態。正因如此，CCM+的兩個端子都被視為處於地電位，因此不會影響測量。DUT的C DM 兩端產生的小電流將流經TIA的反饋電阻Rr然後由內部電壓表進行測量。

任何使用自動平衡電橋阻抗測量方法的四埠設備都是測量C DM 的合適選擇。它們設計為從內部振蕩器產生正弦波，該內部振蕩器以零為中心點，具有正負擺幅，可用於雙電源供電。如果運算放大器DUT由單電源供電，則應調整偏置功能，以使信號不會發生對地削波。 圖3 中使用了HP4192A，並顯示了與DUT的詳細連接。

圖4 顯示了確切的測試設置，以使電路板和連線對C DM 的寄生電容貢獻極小。任何通用電路板均可用於低速運算放大器，而高速運算放大器則需要更嚴格的PCB板布局。垂直接地的銅分隔板能確保輸入端和輸出端看不到與DUT C DM 平行的其他場路徑。

圖4：HP4192A設置電路板演示。右側為通過2kΩ的激勵和電壓回讀。所用DUT是貼於LB2223實驗板上的8引腳SO封裝的LT1792。TIA位於HP4192A內部的左側。

首先，在測量電路板的板電容時沒有使用DUT。圖4所示電路板的測量條件是16fF電容且沒有DUT。這是一個相當小的電容，可以忽略不計，因為通常CDM的預期值為幾百至幾千fF。

使用這種新的C DM 測量技術，可以測量大多數JFET和CMOS輸入型運算放大器。為了說明該方法，以測量低噪聲精度JFET運算放大器LT1792為例。下表列出了在一定頻率範圍內的阻抗（Z）、相位角（θ）、電抗XS和C DM 的計算值。當相位角為-90°時，阻抗表現為純容性。

表1：電源為±15V時，LT1792在不同頻率下的阻抗測量
上述 表1 給出了在500kHz至5MHz頻率範圍內的測量結果。在該頻率範圍內的相位接近於純容性（相位角為-89°至-90°）。同時，電抗XS決定了總輸入阻抗，即Z≈XS。C DM 的計算平均值約為10.2pF。最高測量頻率為5MHz，因為該器件帶寬僅可達5.6MHz。更低頻率下的結果變得非相干。推測這是由於運算放大器的行為使輸出電壓降低，C DM 電流迅速消減，同時XS阻抗在低頻時變大。
還應在每個階躍頻率處檢查運算放大器的輸出，以確保它不會被阻抗分析儀產生的信號過驅。來自HP4192A的信號幅值可在0.1V至1.1V範圍內調節，這剛好足以在運算放大器的輸出中產生擺動，並使反相輸入引腳中的電壓電平略微發生變動。 圖5 顯示了頻率為800kHz時，運算放大器輸出端的峰峰值無失真信號（綠色信號）為28mV。2.76V峰峰值幅值（1Vrms）的黃色信號是直接從分析儀的振蕩輸出埠探測得的。公平起見，可以任意決定不允許輸出失真，不論是對DUT還是對HP4192A檢波器。儘管該設置相對來說並不受探頭效應的影響，但在獲取阻抗和相位的實際數據時已經將探頭移除。

圖5：在HP4192A「Osc」輸出埠和運算放大器輸出引腳探測到的輸出
我們進行了在不同電源電壓下測量C DM 的測試。C DM 對電源和共模電壓的依賴性會隨運算放大器的不同而有所不同；不同的拓撲和電晶體類型預計會導致高壓電源和低壓電源不同的結寄生效應。 表2 給出了電源穩定在±5V範圍內LT1792的結果。C DM 的測量平均值為9.2pF，與採用±15V電源時的結果10pF相當接近。因此，可以得出結論，LT1792的C DM 不會隨電源電壓的改變而發生顯著變化。這與其CCM形成了鮮明的對比，後者會隨電源電壓發生顯著變化。

表2：電源為±5V時，LT1792在不同頻率下的阻抗測量
同時，雙極性輸入運算放大器幾乎與其FET同類產品一樣簡單。但是，由於它們與C DM 電流並聯，因此它們的高輸入偏置電流和電流噪聲較為明顯。此外，雙極性差分對輸入內在的固有差分電阻R DM 也與C DM 並聯。 表3 以低噪聲精密放大器ADA4004為例，顯示了其阻抗測量。顯然，相位並不會表現為純容性行為，因為它遠離-90°。儘管4MHz、5MHz和10MHz頻率非常接近，但並聯等效阻抗RC模型將適合本例，以便能夠從其他電阻中提取出C DM 。因此， 表3 中顯示了在一定頻率範圍內的並聯電導GP、電納BP和C DM 的計算值，其中假定CPP等於C DM 。

表3：電源為±15V時，ADA4004在整個頻率範圍內的阻抗測量
根據 表3 中的結果，可以估算出ADA4004的CDM約為6.4pF。結果還表明，在 表3 所示的整個頻率範圍內，CDM具有相當大的並聯電導GP，並非純容性CDM。測量顯示該雙極性運算放大器的實際輸入差分電阻約為40kΩ（1/25μS）。
附註： 我們嘗試了對其他類型運算放大器進行測量，例如零漂移運算放大器（LTC2050）和高速雙極性運算放大器（LT6200）。結果非相干，推測原因是零漂移運算放大器中的開關偽現象以及高速雙極性運算放大器中的過大電流噪聲。

測量CDM並不困難。需要注意的一點是，HP4192A以幅度和角度來表示阻抗。電容讀數假定為簡單的串聯RC或並聯RC，而運算放大器的輸入阻抗可能要複雜得多。電容讀數不應僅使用表面標稱值。每個運算放大器均具有各自的獨特情況。輸入阻抗由容性電抗主導的頻率範圍可能因設計而異。輸入級設計、所用器件和工藝、米勒效應以及封裝都可能對差分輸入阻抗及其測量產生很大的整體貢獻。我們對JFET輸入運算放大器和雙極性輸入運算放大器進行了測量，展示CDM結果以及雙極性輸入運算放大器的RDM結果。


免責聲明：本文為轉載文章，轉載此文目的在於傳遞更多信息，版權歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權問題，請聯繫小編進行處理。

貿澤電子設計圈由貿澤電子（Mouser Electronics）開發和運營，服務全球廣大電子設計群體，貿澤電子原廠授權分銷超過800家領先品牌，可訂購500多萬種在線產品，為客戶提供一站式採購平臺，歡迎關注我們，獲取第一手的設計與產業資訊信息！


相關焦點

  • 一種直接測量運算放大器輸入差分電容的方法
    與測量CDM的難度相比，直接測量對地的正輸入共模電容CCM+相對容易一些。在運算放大器的同相引腳上放置一個較大的串聯電阻並施加正弦波或噪聲源，就可以使用網絡分析儀或頻譜分析儀來測量由運算放大器輸入電容而產生的-3 dB的頻率響應。假定CCM+和CCM–相同，特別是對於電壓反饋放大器。
  • 從3個公式看輸入電容對運算放大器的危害
    在設計運算放大器時，是不可能不含輸入電容的，而運算放大器的印刷電路板上就包含更多了（圖1）。除了反饋電容器CF，其他所有電容都是雜散電容，它們會影響電路的穩定性。 例如，如果人為將這些電容設置為零，則可以用公式1求得環路增益。
  • 運算放大器輸入阻抗計算方法
    打開APP 運算放大器輸入阻抗計算方法 發表於 2017-11-18 10:16:37 差模輸入阻抗的定義為：運放工作在線性區時，兩輸入端的電壓變化量與對應的輸入端電流變化量的比值。 　　差模輸入阻抗中包含輸入電阻和輸入電容。在低頻時它僅指輸入電阻。一般產品的數據手冊也僅僅給出輸入電阻。採用雙極型電晶體做輸入級的運放的輸入電阻不大於10兆歐；場效應管做輸入級的運放的輸入電阻一般大於109歐。
  • 差分運算放大器驅動器實現高解析度ADC輸入過壓保護
    引言      超低失真和噪聲的高性能、全差分運算放大器是支持 高速、高性能模/數轉換器(ADC)實現高解析度和較低總諧 波失真(THD)的關鍵所在。
  • 運算放大器之單端模式和差分放大器知識講解
    該運算放大器的整體電壓仍為30伏，但是使用分壓直流電源時，負載電阻兩端的輸出電壓現在可以從理論最大值+15伏變化為-15伏，而不是+30伏變化為0伏特這是從放大器獲得真正的交流（AC）輸出的簡單方法，而無需在輸出上採用電容或電感
  • 經典差動放大器應用電路詳解
    經典的四電阻差動放大器 （Differential amplifier，差分放大器） 似乎很簡單，但其在電路中的性能不佳。本文從實際生產設計出發，討論了分立式電阻、濾波、交流共模抑制和高噪聲增益的不足之處。 差分放大電路具有電路對稱性的特點，此特點可以起到穩定工作點的作用，被廣泛用於直接耦合電路和測量電路的輸入級。
  • 不同差分放大器公式
    差分放大器放大其反相和非反相輸入端的電壓差 到目前為止，我們只使用其中一個運算放大器輸入連接到放大器，使用「反相」或「非反相」輸入端子放大單個輸入信號，另一個輸入接地。 但標準運算放大器有兩個輸入，反相和反相，我們還可以同時將信號連接到這兩個輸入，產生另一種常見類型的運算放大器電路，稱為差分放大器。
  • 0.6μm CMOS工藝全差分運算放大器的設計
    本文設計的帶共模反饋的兩級高增益運算放大器結構分兩級，第一級為套筒式運算放大器，用以達到高增益的目的；第二級採用共源級電路結構，以增大輸出擺幅。另外還引入了共模反饋以提高共模抑制比。該方案不僅從理論上可滿足高增益、高共模抑制比的要求，而且通過了軟體仿真驗證。結果顯示，該結構的直流增益可達到80 dB，相位裕度達到80°，增益帶寬為74 MHz。
  • 運算放大器基本電路大全
    當一個理想運算放大器採用開迴路的方式工作時，其輸出與輸入電壓的關係式如下：Vout = ( V+ -V-) * Aog其中Aog代表運算放大器的開環迴路差動增益（open-loop differential gai由於運算放大器的開環迴路增益非常高，因此就算輸入端的差動訊號很小，仍然會讓輸出訊號「飽和」（saturation），導致非線性的失真出現。
  • 如何正確布置運算放大器的電路板
    在本文中，我將向您展示如何正確布置運算放大器的板以確保其功能，性能和穩健性。 最近，我與一名實習生一起工作同相配置OPA191運算放大器，增益為2V/V，負載為10kΩ，電源電壓為+/- 15V。圖1顯示了該設計的原理圖。
  • 學子專區:基本運算放大器配置
    目標：在本實驗中，我們將介紹一種有源電路——運算放大器(op amp)，其某些特性（高輸入電阻、低輸出電阻和大差分增益）使它成為近乎理想的放大器，並且是很多電路應用中的有用構建模塊。在本實驗中，你將了解有源電路的直流偏置，並探索若干基本功能運算放大器電路。我們還將利用此實驗繼續發展使用實驗室硬體的技能。
  • 「可惡」的運算放大器電容負載
    這個附加電阻器可能會阻止運算放大器振蕩。本文引用地址：http://www.eepw.com.cn/article/263344.htm　　 　　圖 1.支持電容負載的放大器可能需要在放大器輸出與負載電容器之間連接一個電阻器。
  • 1%電阻器和運算放大器,構建合格差動放大器足夠
    我們知道，集成差動放大器的高精確匹配的電阻器對於獲得需共模抑制至關重要。 然而，在一種相對常見的情況下，1% 電阻器和一個較好的運算放大器便可以構建一個完全合格的差動放大器。當我們在負載「低側」的情況下使用一個分流器進行電流測量時，共模電壓常常非常小。您可能會忍不住想要使用一個標準的非反相放大器來測量該分流器的電壓，因為分流器電壓為接地參考。但是，仍然可能會有較小的雜散接地電阻壓降。
  • 幾個經典差動放大器應用電路詳解
    （Differential amplifier，差分放大器） 似乎很簡單，但其在電路中的性能不佳。 　　單晶片差動放大器（如AD8271、 AD8274或 AD8276）具有好 得多的交流CMRR性能，因為運算放大器的兩路輸入處於晶片上的可控環境下，且價格通常較分立式運算放大器和四個精密電阻更為便宜。
  • 差分放大器的輸入阻抗計算
    （3）三類輸入信號——共模、差模、任意輸入 共模輸入信號是指在兩個輸入端加上幅度相等，極性相同的信號，即ui1=ui2，uo=0; 差模輸入信號是指在兩個輸入端加上幅度相等，極性相反的信號，即ui1=-ui2，uo=ΔVc1-ΔVc2 差分放大電路僅對差模信號具有放大能力，對共模信號不予放大。
  • 深入了解差動放大器
    ，差分放大器)似乎很簡單，但其在電路中的性能不佳。　　大學裡的電子學課程說明了理想運算放大器的應用，包括反相和同相放大器，然後將它們進行組合，構建差動放大器。圖1所示的經典四電阻差動放大器非常有用，教科書和講座40多年來一直在介紹該器件。
  • 選擇適合MEMS麥克風前置放大應用的運算放大器(二)
    此類電路不顯示電源或旁通電容。雖然電源盒旁通電路對於電路性能非常重要，但是顯示這兩個規格對於描述前置運算功能並不重要。大部分運算放大器的數據手冊和AN-202應用筆記：IC放大器耦合、接地以及隨機應變中都包含您設計需要的更多有關去耦電容和接地技術的信息。
  • 電流測量的基本原理:ADI 精密、可選增益、 全差分漏鬥放大器
    這種檢測電壓往往需要進行衰減和電平位移之後，才能應用於通常採用單極 3 V 或 5 V 電源供電的模數轉換器 (ADC)。衰減和電平位移信號調節鏈有時也稱為漏鬥信號鏈，因為檢測到的電壓信號在通過 ADC 的信號調節鏈時會逐漸變窄。降低或收窄這些檢測電壓的傳統方式是使用無源衰減法，但也可以使用差分漏鬥放大器，這種方法在減少元件數量的同時可以提高測量精度。
  • 常用的運算放大器晶片有哪些
    準確地說，如果同相輸入端輸入的電壓比反相輸入端輸入的電壓高，哪怕只高極小的一點，運算放大器的輸出端就會輸出一個與正電源電壓相同的電壓;反之，如果反相輸入端輸入的電壓比同相輸人端輸入的電壓高，運算放大器的輸出端就會輸出一個與負電源電壓相同的電壓（如果運算放大器用的是單電源，則輸出電壓為零）。
  • 米勒頻率補償:如何使用米勒電容進行運算放大器補償
    Sergio Franco之前的文章討論了運算放大器頻率補償和一種通過並聯電容的補償方法。目前最廣泛使用的頻率補償技術稱為米勒頻率補償，將在本文中進行介紹。什麼是米勒補償？米勒補償是一種通過電容C f穩定運算放大器的技術，電容C f以負反饋方式連接在一個內部增益級（通常是第二級）上。利用米勒補償使用圖1的電路的PSpice得到圖2的幅度/相位圖，顯示出存在C使極點頻率分裂。