具有X86到ARM二進位翻譯的SoC系統設計

2020-12-13 電子產品世界

二進位翻譯也是一種編譯技術,它與傳統編譯器的差別在於其編譯處理對象不同。傳統編譯器處理的是某一種高級語言,經過編譯處理生成某種機器的目標代碼。

本文引用地址:http://www.eepw.com.cn/article/201706/348380.htm

二進位翻譯是一種直接翻譯可執行二進位程序的技術,能夠把一種處理器上的二進位程序翻譯到另外一種處理器上執行。它使得不同處理器之間的二進位程序可以很容易的相互移植,擴大了硬體/軟體的適用範圍,有助於打破處理器和支持軟體之間的相互扼制的局面。二進位翻譯技術的優點為:不需要重編譯源碼就可以實現軟體從舊平臺到新平臺的移植;快速為新機器提供軟體,包括移植作業系統和編譯器;充分利用新機器的特性優化代碼;減少培訓費用,因為使用的是相同的軟體,所以不必在新平臺上重新培訓員工;降低了多平臺軟體的費用。

1 SOC架構設計

1.1 處理器的確定

通用處理器與硬體邏輯是SoC設計的主流架構。在一些需要大量數據處理的應用中,這樣的架構並不能滿足要求。實際上,由於不同的任務在很大程度上互相獨立運行,可以將具有內在執行並行性的任務分解為緊密聯繫的子任務,不同的內核可以執行不同的子任務,多核架構在1個周期內可以執行多個指令。這種並行處理使得整個系統的性能與使用單核處理器串行處理相同任務相比,有了很大改進。另外,多核架構設計可以復用現有的單核處理器作為處理器核心,從而可以縮短設計和驗證周期,節省開發成本,符合SoC設計的基本思路。多核架構是未來SoC發展的一個趨勢。

該設計採用雙核架構,採用當代流行的處理能力較好的ARM處理器ARM7TDMI-S和ARM926EJ-S,ARM內核最大的優勢在於高速度、低功耗。

ARM7TDMl-s具有3級流水線結構,支持Win-dows CE,Linux等作業系統。ARM926EJ-S是ARM公司在2000年推出的功能最強大的ARM9處理器,實現5級流水,它與外部通信接口為雙AHB總線結構,即指令AHB總線和數據AHB總線。該設計中ARMTDMI-S主要負責控制、作業系統平臺和任務的調度。ARM926EJ-S則主要負責各種任務的執行。

1.2 使用的總線標準

由於SoC中集成了大量的IP核,設計的關鍵在於如何實現各IP模塊之間的互連。目前,SoC中IP核的互連一般採用總線結構,通過消息通信。

採用ARM公司的AHB與APB為片上總線。AMBA總線體系結構是當前SoC體系設計結構設計的開放標準,由於AMBA被越來越多的公司採用,已迅速成為SoC結構和IP庫開發的標準。

在具體實現時,採用AHB加APB的兩級總線結構。AHB用來支持高速設備,支持多主從設備。多個主設備之間通過仲裁機制保證優先級,從設備通過地址解碼機制被選中,並響應主設備發起的總線事務。APB用支持基於寄存器訪問的低速設備。AHB與APB兩條總線通過總線橋連接在一起,實現兩條總線之間的協議轉換。圖1為SoC的系統結構框圖。


1.3 各IP在系統中的功能

除了兩個處理器外,SoC中各IP核功能如下:翻譯模塊:實現將X86指令翻譯成為ARM指令的功能。

SMI:外部存儲與微處理器之間的橋梁,支持RoM作為系統的非易失性存儲介質,支持片外SRAM作為系統的外圍高速存儲。

中斷控制器:用來支持系統內部與外部的中斷控制,如中斷電平/邊沿觸發、中斷電平極性與中斷使能等。

Internal Memory:片內SRAM,大小為1 KB,但可以通過修改Verilog的描述來改變其大小。

Default Slave:用於當master訪問未定義的地址空間時,給出一個應答信號。

Retry Slave:是一個可以產生重試回應及等待命令的slave範例,若需要類似的模組,可以利用它來完成。

Watchdog:保證系統安全的監控模塊,軟體需在預定的時間內訪問相應的寄存器,否則硬體將產生內部信號自動復位。

GPIO控制器:用來支持擴展外設,拓寬SoC的使用範圍。

RemapPause:主要分成兩個處理單元,前者負責控管地址是否重新對應的機制,後者負責管理系統的省電模式。

Timer:定時器,支持捕獲、Matchout輸出、外部時鐘驅動。

2 X86到ARM二進位翻譯模塊

該設計使用的翻譯模塊通過編寫Verilog HDL實現,能將部分X86指令翻譯成ARM指令,實現了某些X86應用程式到ARM架構的移植。圖2為解碼器內部結構圖。

該翻譯模塊首先從ROM中取出X86指令,翻譯成ARM指令後存人RAM中,所有指令翻譯完成後,翻譯模塊產生一個終端,使處理器執行RAM中的指令。即所有指令先翻譯完成,處理器才執行,該翻譯過程屬於靜態二進位翻譯。其中Decoder是整個解碼模塊的核心,負責翻譯指令。Decoder模塊採用有限狀態機控制數據通路的方式實現.根據指令的功能和尋址方式進行狀態分類,然後輸出ARM指令。例如,把寄存器尋址的算術指令可分為一類:

ADD EAX,EBX

SUB EAX,EBX

因為這些指令的尋址方式一樣,功能近似,只是操作碼不一樣,可以歸併為一個狀態,在某一狀態內建立映射關係翻譯成為ARM指令。

考慮到AHB總線可能處於比較忙碌的狀態,對於X86指令和翻譯出的ARM指令分別設置2個FIFO。FIFO1和FIFO2各自有2個存儲器,其中一個存儲指令,另一個存儲與指令對應的地址。對FIFO進行操作會同時對指令和地址進行操作,以保持指令和地址的對應。

此外,ARM核需要向解碼模塊發送信號,通過設置Communicate模塊中的寄存器控制指令解碼器的工作:

設置X86指令的起始地址;設置X86指令的終止地址;設置ARM指令的初始存放地址;設置ARM指令複雜指令段的初始地址;設置使指令解碼器開始工作的標誌寄存器,高電平表示工作;判斷指令解碼是否結束,結束後向ARM核發送中斷;ARM核接收中斷信號後,將標誌寄存器置低,翻譯模塊結束本次工作。

本文的SoC系統中沒有使用DMA對X86指令和ARM指令進行存取,而是由翻譯模塊主動進行讀和寫。因而有2個Master總線接口,通過AHB _1_1interface讀取X86指令,由AHB_2_1 interface將ARM指令寫入RAM中。Communicate模塊與總線的通信接口為Slave口,用於接收ARM核發送的4個地址,一旦接收到這4個地址,翻譯模塊中的start_flag信號置高,表示開始工作。

3 片上總線結構

在ARM SoC體系結構中,有Master和Slave這兩個重要的概念。Master是ARM SoC體系結構中的主單元,他可以向總線發出請求並且對傳輸進行初始化,例如對存儲器進行讀/寫操作,典型的Master可以是CPU,DSP,DMA。Slave是ARM SoC體系結構中的從單元,典型的Slave為片上或者片外存儲器,它們都有自己惟一的地址範圍。Master發起讀/寫操作時,在初始化中會給出讀/寫操作的地址,而地址解碼器則根據這個地址決定哪個Slave被Master選中,然後相應的Slave做出相應。

在AHB系統中,若有2個Master常需要AccessBus,則系統的Performance必定會下降。為了解決這個問題。ARM提出了Multi-layer AHB,其基本構想是2個Master走不同的Bus去訪問Slave,如果訪問的Slave不同,則兩個Master可以同步的進行Transfer。若彼此訪問一個Slave,則根據優先級去判斷要先處理誰的Transfer。

該總線結構使用了Multi_layerbus switch(BusMatrix)模塊。AHB BusMatrix的設計可以分為3個部分:輸入級、解碼級和輸出級。圖3為該設計所使用的結構,其中,輸入和輸出的個數可以根據系統的Master和Slave靈活調整。

可以看出,每個Layer都有一個解碼器來決定Master要訪問哪一個Slave,通過多路選擇器實Master和Slave之間的Transfer。。每個Slave口都有自己的仲裁器,該仲裁器使用固定優先級,最高優先級的Layer可以優先訪問對應的Slave。

隨著系統中Master和Slave的增多,Busmatrix模塊的複雜度也會明顯增加,如果按照系統所有的Mas-ter和Slave的個數來確定輸入/輸出口的個數,Busma-trix將會非常複雜,因此對系統結構進行優化變得非常必要。根據系統工作情況可以發現,翻譯模塊的Slave埠僅被ARM7核訪問,即向翻譯模塊存取指令所需的地址,控制其工作,該Slave可以看作是ARM7核私有的,而不被其他Master訪問。有些Slave只有在特殊情況下才被訪問,因此可以將多個Slave看作一個Slave掛在BusMatrix上。優化後的SoC硬體架構如圖4所示。

4 結 語

這裡給出了一種具有X86到ARM二進位翻譯和執行功能的SoC系統。利用Multi-layer bus SWitch(BusMatrix)模塊實現Multi-layer。總線結構,在多個核不訪問同一個Slave時,可以同時執行各自功能,有效提高系統的性能,且該總線結構的可擴展性強。同時根據系統工作的特點,對總線結構進行了優化,減小了總線的複雜度。

相關焦點

  • 基於SoC的X86到ARM二進位翻譯和執行功能的系統設計
    二進位翻譯是一種直接翻譯可執行二進位程序的技術,能夠把一種處理器上的二進位程序翻譯到另外一種處理器上執行。它使得不同處理器之間的二進位程序可以很容易的相互移植,擴大了硬體/軟體的適用範圍,有助於打破處理器和支持軟體之間的相互扼制的局面。
  • ARM首次成功模擬運行x86-ARM,二進位轉換器,模擬器,x86...
    ARM在移動領域風生水起,但是要想在桌面和伺服器上佔領一席之地,最大的麻煩就在於不兼容最為普及的x86代碼系統和程序,而出路只有兩條:要麼大力推進自己的生態系統,要麼模擬運行x86,就像曾經的全美達那樣(下場比較慘)。
  • ARM架構和X86架構二者之間的區別是什麼
    arm架構和x86架構的區別 一、性能 X86結構的電腦相比ARM架構的系統在性能方面要快得多、強得多。X86的CPU大多是1G以上、雙核、四核大行其道,通常使用45nm(甚至更高級)製程的工藝進行生產;而ARM方面:CPU通常是幾百兆,才出現1G左右的CPU,製程通常使用不到65nm製程的工藝。
  • 一文看懂arm架構和x86架構有什麼區別
    本文主要介紹的是arm架構和x86架構的區別,首先介紹了ARM架構圖,其次介紹了x86架構圖,最後從性能、擴展能力、作業系統的兼容性、軟體開發的方便性及可使用工具的多樣性及功耗這五個方面詳細的對比了arm架構和x86架構的區別,具體的跟隨小編一起來了解一下。
  • Win10 ARM版如何運行x86程序?IT之家帶你一文讀懂
    在微軟Build2017開發者大會上,微軟宣布ARM版將會支持x86軟體。討論之前,我們有必要首先回顧下64位Windows如何運行32位應用。Windows10首先聊聊64位CPU,Intel和AMD早期採用了完全不同的策略。Intel為64位設計了全新的IA64架構。
  • 當年基於動態翻譯x86的企業倒閉了,龍芯為什麼還要堅持
    LoongArch 是一種全新的指令集,還以二進位翻譯的形式兼容MIPS、ARM、RISC-V、X86等指令,其中對MIPS翻譯效率最好,可以達到100%,對X86的Windows翻譯效率最低,目標能達到70%就不錯了。
  • Android逆向學習|對ARM指令的一次學習
    Intel的架構中x86代表32位cpu,x86_64代表64位的cpu,x86彙編語言學習最為普遍。ARM架構也有32位和64位之分。armeabi     : 32位 arm cpu 庫,幾乎所有手機都支持armeabi-v7a : 64位 arm cpu 庫,現在我們買的手機基本上都是64位的cpu了x86         : 在電腦上運行的模擬器或者基於Intel x86的平板電腦上用的
  • 一次搞定 Arm Linux 交叉編譯
    當然,Arm64 為了保證前向兼容,提供了一個 32 位的兼容模式,所以我們用 arm-linux-gnueabi-gcc 編譯的應用程式也是可以直接在Arm64 的系統上運行的,但是 Linux Kernel 和 U-Boot 就不行,除非你提前把 CPU 切換到 32 位模式。
  • gcc、arm-linux-gcc和arm-elf-gcc的關係?
    二、GCC的組成結構GCC 內部結構主要由 Binutils、gcc-core、Glibc 等軟體包組成。舉例描述下上面 3 個包是如何進行運作的。四、arm-linux-gccarm-linux-gcc 是基於 ARM 目標機的交叉編譯軟體, arm-linux-gcc 跟 GCC 所需的安裝包不同:x86 跟 ARM 所使用的指令集是不一樣的,所以所需要的 binutils 肯定不一樣;上面提到過 gcc-core 是依賴於 binutils 的,自然 ARM 跟 x86
  • ARM指令學習筆記
    我想這也是nds遊戲機要用arm處理器的原因,因為它小且快,再者廉價。Arm呢,它是英國的一家公司,設計了大量高性能、廉價、耗能低的RISC處理器、相關技術及軟體。技術具有性能高、成本低和能耗省的特點。適用於多種領域,比如嵌入控制、消費/教育類多媒體、DSP和移動式應用等。這個公司ARM公司既不生產晶片也不銷售晶片,它只出售晶片技術授權。
  • 搞不清楚PowerPC、x86和ARM,別說你懂嵌入式!
    這是計算機工業arm處理器發展歷史上的一件大事,標識著x86處理器的主導地位發生動搖。在行動裝置市場,ARM處理器的市場份額超過90%;在伺服器市場,2011年就會有2.5GHz的伺服器上市;在桌面電腦市場,又有了微軟的支持。ARM成為主流,恐怕指日可待。難怪有人驚呼,Intel公司將被擊敗!
  • 將兩個 Crosswalk* Android* APK 文件提交到 Google Play Store*...
    本頁將示範如何在使用英特爾® XDK Build 選項卡完成 Crosswalk* Android* 構建後,將兩個 APK 二進位文件提交到 Google Play Store*。 請務必將兩個 APK 文件提交到 Android* 商店,確保儘可能多的設備能夠安裝並運行您的 Crosswalk 應用。 以下是操作說明。
  • 在 Linux 上分析二進位文件的 10 種方法
    「這個世界上有 10 種人:懂二進位的人和不懂二進位的人。」我們每天都在與二進位文件打交道,但我們對二進位文件卻知之甚少。我所說的二進位,是指你每天運行的可執行文件,從命令行工具到成熟的應用程式都是。Linux 提供了一套豐富的工具,讓分析二進位文件變得輕而易舉。
  • ARM vs x86 vs RISC-V,未來屬於誰?
    ARM是RISC微處理器的代表作之一,其廣泛的在嵌入式系統設計中被使用。而且ARM處理器最大的特點在於節能,這也是其在移動通信領域無人能敵的原因之一。或者說普通筆記本替代品)這個尺度的應用上以 Atom 為代表的 x86 處理器已經具有相當的功耗優勢。
  • 如何實現二進位轉十進位的設計
    設計背景: 二進位轉十進位在設計應用中十分的廣泛。尤其在AD轉化中是必須所用到的一個小知識點,學習二進位轉十進位的方法顯的非常的重要。今天就和筆者來學習二進位轉十進位的方法,通過簡單的學習來掌握這麼一門知識。
  • 性能大躍進 幹翻x86!ARM Neoverse N1伺服器處理器搶先解析
    擁有I-Cache的一致性被認為是一個關鍵的支持因素,可以使系統具有非常大的內核計數,ARM表示16核以上的系統都必須具備這一特性。L2緩存可選擇512KB或1MB的配置,使用512KB配置時與Cortex A76基本相同,而1MB緩存則可以應對內存佔用更大的應用程式。不過,將L2緩存加倍到1MB並不是沒有代價的,這會讓緩存的延遲增加2個周期,達到11個周期的負載使用延遲。
  • 基於AT89C51單片機的十進位計算器系統設計
    基於AT89C51單片機的十進位計算器系統設計
  • 十進位數的二進位編碼
    在人機互動過程中,為了既滿足系統中使用二進位數的要求,又適應人們使用十進位數的習慣,通常用4位二進位代碼對十進位數字符號進行編碼,簡稱為二-十進位代碼,或稱BCD(Binary Coded Decimal)碼。
  • 6.4二進位的應用-現代計算機
    二進位是用0、1這兩個數字,以及逢二進一的規則來表示所有的數。十進位與二進位相比,十進位的數字長度更短,更容易辨識書寫,另一方面十進位的應用需要掌握比二進位應用更複雜的加法表與乘法表。二進位的發明追溯至萊布尼茨。
  • 為什麼我喜歡 ARM 和 PowerPC? | Linux 中國
    編譯自 | https://opensource.com/article/18/4/why-i-love-arm-and-powerpc  作者 | Peter Czanik 譯者 | kennethXia 🌟 🌟 共計翻譯:5 篇 貢獻時間:30 天一個學生在搜尋強勁而節能的工作站的歷程中怎樣對開源系統的熱情與日俱增的。