更強大,更高效!ARM全新Cortex-A75和Cortex-A55架構淺析

ARM在移動計算領域的地位無可比擬，但這並不意味著ARM可以停滯不前。技術的發展永無止境，ARM從幾年前開始就保持了每年推出一個全新架構的節奏。去年，ARM推出了極端注重能耗比的Cortex-A73核心和全新的Mali-G71 GPU。今年，ARM又帶來了Cortex-A75和全新的Cortex-A55核心，前者的高性能自然毋庸置疑，後者作為廣受歡迎的Cortex-A53的升級產品，將成為未來市場上最重要的移動CPU架構。那麼，這兩款全新的架構有什麼特點，ARM又為這些架構搭配了哪些令人激動的新技術呢？今天，我們就一起來了解這些內容。

作為一家全球企業，ARM成立了三大設計團隊用於研發不同方向的產品：首先是美國德克薩斯的奧斯丁團隊，主要研發高性能產品，包括Cortex-A15、Cortex-A57、Cortex-A72；其次是英國劍橋，劍橋設計團隊推出了著名的小核心產品，包括Cortex-A5、Cortex-A7和Cortex-A53；最後一個地方是位於法國的歐洲科技中心索菲亞-安迪波斯利，ARM在這裡研發了索菲亞家族的Cortex-A12、Cortex-A17和Cortex-A73，其產品特點是高性能功耗比。這次，ARM發布的兩款產品分別是Cortex-A75和Cortex-A55，前者主打高性能功耗比，後者主打小核心。

▲ARM推出了全新的Cortex-A75和Cortex-A55架構

在描述全新的兩款CPU之前，我們先來談談新的DynamIQ技術。首先，核心集群規模擴大、電源控制更為靈活。DynamIQ中，ARM允許處理器實現自由搭配，一個集群中處理器並不限制架構和型號，每個集群中最多可以有8個內核（bL技術最多允許4個），允許32個集群存在，內核數量最多可達256個，未來還可以進一步擴展至上千個。之前的bL技術針對某一個特定的集群只有一種電壓、頻率控制，但是DynamIQ中一個集群內最多可以擁有八種電壓和頻率控制（每一種被稱為一個控制域），這樣一來，不同的核心可以使用不同的電壓和頻率，也允許集群中某核心單獨關閉。

▲DynamIQ帶來了全新的集群設計方案。

其次，在集群搭配方面，在新的DynamIQ中，ARM認為雖然未來的處理器還是以八核心配置為主，但是八個核心都可以放在一個集群內，可以實現Cortex-A75和Cortex-A55的任意搭配組合，無論是「1+7」還是「2+6」，或者是「3+5」、「4+4」等都非常適合，且由於電源管理升級，不同控制域的核心可以實現不同的頻率、電壓方案，也可以單獨關閉。以「1+7」的方案為例，其中「1」是指一個高頻Cortex-A75大核心，提供最強大的單線程性能，其餘七個是Cortex-A55核心，提供多線程和節能配置。這種方案相比傳統的八核心Cortex-A53方案，能夠提供最多2.41倍的單線程性能、1.42倍的多線程性能、同時核心面積也僅僅是傳統方案的1.13倍，幾乎沒有增加。反觀目前流行的「4+4」方案，單核心性能只能提升至1.95倍，核心面積卻增加至1.55倍，成本陡然增加。

為了實現上述功能，DynamIQ成為了一套複雜的控制體系，包括DynamIQ Shared Unit單元用於控制和管理整個處理器核心的電壓、頻率；DSU作為集群內CPU和系統其餘部分的通訊中心，實現數據傳輸控制的功能；除此之外還包含異步橋、探聽過濾期、L3緩存、Bus I/F、電源管理器、ACP（加速一致性埠）和外圍設備I/F等部件，實現電源管理、核心同步、處理器和外部設備之間的銜接等功能。

▲DynamIQ能夠帶來符合市場需求的核心搭配和性能表現。

緩存的改進也是DynamIQ亮點之一。在DynamIQ中，ARM將L1和L2緩存全部都設定為了核心專用緩存，這樣可以使得L2緩存的延遲降低50%以上，集群中的所有核心使用可選的L3緩存，容量可選1MB、2MB或者4MB。新的L3緩存為16路設計，技術上屬於偽獨佔設計，不過ARM表示L3緩存完全獨立，幾乎不會出現在其他緩存中。另外，L3緩存可以分區，這對運行固定工作負載的網絡或嵌入式系統以及類似的擁有大量確定性數據的應用程式來說可能比較有意義，L3的分區最多可以分為4組，分區可以根據任務和內核而設定。沒有分配的L3緩存可以用作所有處理器共享，並且分區在整個過程中都是動態的，可以根據需要由作業系統管理或者由管理程序創建、調整。

▲DynamIQ在各方面的改進，尤其是緩存方面。

除了上述內容，為了更進一步的提高多核心效率和系統效能，ARM在DynamIQ中還加入了錯誤報告技術，DynamIQ可以將檢測到的錯誤報告給軟體。另外，高速緩存存儲也是本次新加入的功能。這個功能允許GPU或者其他的加速器通過ACP或者AMBA 5 CHI埠將數據寫入L3緩存，甚至直接進入特定核心的L2緩存。ARM舉例說，使用TCP/IP加速網絡設備，可以將部分數據直接寫入CPU L2。這樣一來，數據不需要在處理器中進行多次中轉，顯著提高了性能比你更降低了功耗，也降低了對緩存一致性機制的依賴。

DynamIQ從系統架構層面改變了系統整體的運行方式，帶來了更高效的能源利用方式，能夠大幅度提高系統的能耗比。

之前我們在文中曾提到ARM的重點已經從絕對的性能轉向更看重效能和性能功耗比。Cortex-A73就是這樣的產物。從宏觀角度來看，Cortex-A75是一款三發射的、11至13級的亂序執行的處理器。相比之前的Cortex-A73，Cortex-A75為了進一步提高性能，解碼端從之前的雙發射提升到了三發射，同時也放大了後端資源。

▲Cortex-A75的架構簡圖。

從架構來看，Cortex-A75的解碼器和Cortex-A73的基本一樣，都能夠在一個周期內解碼絕大部分指令。Cortex-A75每周期最多實現3條指令解碼，發射能力從之前Cortex-A73的4uops/周期提升到6uops/周期，提升幅度為50%。在整數方面，Cortex-A75的每個發布隊列可以提供2uops，ALU和AGU採用了獨佔性設計來提高效率。這樣可以使用Cortex-A75在指令執行的推測性上更有優勢。峰值性能方面，Cortex-A75的每個管線可以提升至8uops，顯著超出前代產品。

另外，和Cortex-A73一樣，Cortex-A75面對一些簡單的分支uops時可以繞過重命名和調度階段，這將消除2個階段的延遲。一些複雜分支指令需要訪問寄存器，然後生成一些額外分支，包括ALU和AGU，這可以通過重命名和調度來隱藏部分額外的複雜性，從而提高效率。

▲Cortex-A75的設計目標是瞄準高性能。

在NENO/FP部分，Cortex-A73和Cortex-A75都沒有調度階段，雖然uops仍被加入隊列，並且隊列之間也存在負載平衡，但由於處理方式存在差異，因此浮點隊列比整數隊列要長一兩個階段。在NENO/FP部分，Cortex-A75現在可以發送超過3uops/周期，每個隊列發送中可以「下沉」2uops。

更進一步的分析先從指令端開始。Cortex-A75依舊是一個「插槽式的微架構」，這個架構在之前的Cortex-A73上就已經成功應用，不過ARM迄今為止也沒有公布太多細節，大概來說就是ARM設計了8個「Slat」（插槽）用於消除那些冗餘指令對資源的消耗，降低系統功耗。

在預取方面，Cortex-A73和Cortex-A75都設計了一個非常簡單的指令預取器，它提供了一個64KB L1指令緩存，4路關聯，使用的是實際索引的方案，這樣有助於降低延遲。在分支預測器上，之前Cortex-A73使用了一個全新的分支預測器和一個64路的micro-BTAC用於提高預測效率，還有靜態分支預測器以及包含嵌套子程序返回地址的返回堆棧。考慮到Cortex-A73的分支預測部分擁有優秀的性能、功耗表現，因此ARM將其完全繼承到了Cortex-A75中，只是在微循環微觀預測器等方面進行了微調，可能會對IPC帶來一些改善。

▲Cortex-A75使用改進的分支預測單元。

實際上ARM一直在尋找進一步提升IPC的方法，Cortex-A75最大的改進就是從之前Cortex-A73的雙發射升級至三發射。根據ARM的數據，Cortex-A73的大概IPC應該在1.2個單位，在特定的測試中可以增加至1.6至1.8，不過部分測試也相應的降低到0.4至0.6。一個雙發射的處理器雖然夠用，但是更大的吞吐量在當前的環境下可能會有更好的表現。比如在發生一次分支預測錯誤後（一般1000次分支預測可能有2至4次預測錯誤），CPU需要儘可能快的重新填充流水線，所以這個時候就需要更大的吞吐量來加快流水線填充。當然，從宏觀角度來看，選擇三發射還是雙發射，受到功耗、面積、性能等多重因素影響，它會產生其他一系列的問題，但是ARM顯然經過了充分的權衡。

在接下來的重命名和調度階段，Cortex-A75和Cortex-A73基本類似。Cortex-A75沒有重新排序緩衝區或者架構寄存器，它使用物理寄存器文件來存儲uop操作數，這使得Cortex-A75能夠通過限制CPU周圍移動的數據量來減少功耗，並降低使用重新排序緩衝器引起的指令窗口瓶頸。另外，ARM還加強如旁路寫入、提高核心執行次序、優化L2緩存未命中的處理等。

在數據和緩存部分，Cortex-A75相對Cortex-A73做出了不少調整，比如L1和L2的數據預取部分重新調整，stride預取部分則為Cortex-A75做出了充足的優化。從緩存角度來看，Cortex-A73和Cortex-A75的L1緩存變化不大，主要變化在L2部分。之前也曾提到，由於DynamIQ的存在，傳統上共享的L2緩存變成了核心獨佔設計。根據ARM數據，獨佔的L2緩存相比共享的L2緩存，延遲時間大約降低了50%，比如指令提取從之前的20至25個周期降低到11個周期（在L1未命中、L2命中的情況下）。

▲Cortex-A75的緩存設計，擁有更高帶寬。

在容量方面，L2可以選擇搭配256KB或者512KB，其中，在單核心配置下512KB相比256KB能夠有2%的性能提升，四核心下最多可達4%至5%。此外，L1數據緩存和L2使用了完全獨佔的設計，這樣兩者的數據不會有重複，空間利用率也有了提高。總的來看，ARM在Cortex-A75上使用了獨佔的L2緩存設計，大幅度降低了延遲並提高了命中率，同時也允許Cortex-A75使用比較簡單的指令預取部分來節約功耗和面積，是ARM在重新權衡後的新選擇。

▲Cortex-A75完全獨佔的L2緩存設計，相比上代產品性能提升大約50%。

最後來看比較注重要的管線和執行部分。Cortex-A75的ALU/INT管線和Cortex-A73的相同，兩個ALU都能執行基本操作，比如加法和位移，不過只有一個ALU能執行整數乘法和乘法累加，另一個則使用Radix-16分頻器執行整數除法。這意味著Cortex-A75不能在一個周期內完成2個整數乘法或者處罰，不過可以同時執行一個整數乘法/除法和一個加法或者位移。在執行效率方面，所有的執行都可以在一個或者兩個周期內完成，不過更複雜的操作需要額外的周期。

▲Cortex-A75的計算單元支持更多數據格式。

在浮點計算方面，Cortex-A75和Cortex-A73中的2個64位NENO/FP管線具有自己專用的重命名和128位的寄存器文件，每個SIMD管線都能夠執行8個8位、4個16或 2個32位的整數或單精度浮點計算，或者每循環計算1個64位的整數或雙精度計算。值得一提的是，由於Cortex-A75更新到了ARMv8.2架構版本，因此還能夠實現對半精度的FP16支持。

總的來說，Cortex-A75架構依靠三發射和內和改進、L2緩存獨佔等設計，基本上達到了ARM提高IPC、提高效能的目的，新支持的格式也大大擴大了新處理器核心的應用範圍。並且由於DynamIQ的加入，ARM還能夠在核心效率上給予更佳的調配。可以說，Cortex-A75的加強是適時地也是非常恰當的。

看完了Cortex-A75，我們再來看看Cortex-A75。從宏觀來看，Cortex-A55依舊是一個雙發射、順序執行、8級流水線的CPU核心。根據ARM的資料，對Cortex-A55這個檔次的產品來說，8級流水線深度是最佳方案，因為從14nm/16nm到10nm再到7nm的轉換中沒有發現顯著的頻率改善（大多數工藝增益都會帶來面積縮小、動態漏電率降低），因此繼續選擇8級流水線是很有意義的，這也決定了Cortex-A55的頻率將和Cortex-A53類似。一般來說，較少的流水線等級會帶來較低的頻率，功耗和面積則沒有太大改善；較深的流水線則會帶來較高的頻率，不過功耗也會隨著頻率增加而提升。

▲Cortex-A55的架構簡圖。

從Cortex-A55的架構簡圖來看，Cortex-A55依舊使用了雙發射架構，每個周期可以解碼大多數指令。不過，Cortex-A55的變化在於轉向獨立的負載和存儲可以並行執行的AGU，而不是Cortex-A53那樣單一組合型的AUG。另外，之前Cortex-A53已經提供了非常不錯的吞吐能力，不過問題在於如果沒有準備好處理的指令或者數據，或者錯誤的分支預測、或者高速緩存沒有命中的話，Cortex-A53的效率將會大幅度降低，內核甚至會停頓。因此，保持提供指令以及數據對順序核心來說是至關重要的，這是Cortex-A55帶來了改進版本內存子系統的原因之一。

指令端方面，Cortex-A55的L1指令緩存現在升級到了4路關聯，而不是之前Cortex-A53的2路，不過依舊採用了VIPT（幾何索引、物理標記）設計，這種設計常常用於L1緩存，因為可以顯著降低延遲。另外，Cortex-A55還擁有一個15-entry的L1 TLB，支持多個頁面大小。L1指令緩存可以選配16KB、32KB或者64KB，這一點和Cortex-A53有類似的地方。

▲Cortex-A55的L1緩存大幅度加強。

接下來是分支預測，一般來說，一個新的CPU架構總會使用新的分支預測器，最起碼是重新調校的。Cortex-A55的新分支預測器採用基於神經網絡的算法來提高預測精度，並加入了循環中止預測，避免在循環結束時產生錯誤。另外，Cortex-A55在主要的條件預測器之前，還加入了0周期微觀預測器、間接預測器等，用於在特殊情況下提高效能。

在數據方面，Cortex-A55使用了一個全新的數據預取器用於提供更高的帶寬，這個新的數據預取器能夠監測更複雜的高速緩存未命中情況，並且可以直接預取L1、L2或者L3的緩存數據。ARM認為這樣的設計能夠為行動裝置的UI性能產生正面影響。緩存方面，L1數據緩存依舊是4路關聯設計，不過目前是完全獨佔的排他性設計，其中所有數據都不會在L2緩存中重複。L1數據緩存的大小可選16GB、32KB或者64KB。L1指令緩存的則有一定變化，從之前的PIPT也就是物理索引、物理標記轉移至VIPT（虛擬索引、物理標記），這可以在很多場景中降低緩存延遲。另外，L1數據緩存使用了16路方案，帶寬相比之前的10路方案顯著增大，並且ARM還降低了L1指針追溯周期，從之前的3周期降低至2周期，延遲進一步降低。

在二級緩存方面，Cortex-A55由於需要和DynamIQ搭配使用，因此也獲得了獨佔的L2緩存，和核心同頻，這一點和之前Cortex-A75的改進是基本相同的，延遲降低了大約50%，從最多12個周期降低至6個周期。L2緩存可選0KB、64KB、128KB和256KB，ARM估計大量用戶會考慮128KB，但也有少部分應用選擇256KB。在TLB方面，Cortex-A55的L2的TLB數量從Cortex-A53的512個增加到1024個，富餘空間更充足了。另外，L2使用的是PIPT，實現簡單、功耗低。在帶寬方面，L2使用了4路設計，也是比較正常的方案。

▲Cortex-A55的L2緩存也改成獨佔式方案。

在執行單元部分，Cortex-A55的設計基本和Cortex-A53相同（也和Cortex-A75類似）。整數方面，Cortex-A55設計了2個可以執行加法和位移操作的ALU，但只有其中一個能夠處理整數乘法和乘法累加，另一個則使用Radix-16分頻器執行整數除法。在浮點計算方面，考慮到一部分用戶只需要整數計算而對浮點並無要求，因此Cortex-A55的2個64位NENO/浮點管線被設計成可選方案—這和Cortex-A75的浮點部分也基本類似，包括支持的規格和對ARMv8.2的支持等，提供了包括FP16半精度和INT8整數計算的支持。

▲Cortex-A55大幅度加強了AGU。

▲Cortex-A55的NENO/FP是可選式設計，支持ARMv8.2。

▲Cortex-A55還加入了大量新功能支持。

總的來看，Cortex-A55的改進主要在於分支預測、數據讀取和寫入（AGU）以及緩存部分，在執行部分改進較少。這主要是考慮到Cortex-A55較小的核心面積和市場需求所致。實際上Cortex-A53的規格設計已經非常優秀，Cortex-A55隻需要簡單加強即可。

按照慣例，在每次新架構發布後，ARM都會給出一些性能預覽，在Cortex-A75和Cortex-A55發布後也不例外，下面我們一起來看看吧。

首先來看Cortex-A75和Cortex-A73。由於微架構存在顯著差異，比如三發射和雙發射差異，因此Cortex-A75在大量指標上遠勝Cortex-A73是理所應當的。根據ARM的數據，Cortex-A75相比Cortex-A73，大約帶來了22%的整數性能提升，33%浮點性能提升、16%的內存性能提升、48%的渲染性能提升、34%的GeekBench綜合性能提升等，基本上可以看做全面勝出。

▲Cortex-A75對比不同核心的性能情況。

除了單純的性能外，ARM也給出了在不同功耗配比下Cortex-A73和Cortex-A75的性能情況。在750mW的情況下，Cortex-A75比Cortex-A73性能高大約20%；1W的時候大概高出25%；2W時高出30%。這些數據表明，Cortex-A75的性能和功耗相關性很高，在更高功耗和頻率下能夠獲得更為突出的性能增長。此外，橫向對比不同製程的產品來看，ARM認為10nm工藝下Cortex-A75可以運行在3GHz上，此時的性能大概是20nm、2.1GH的A57處理器的2.5倍。

▲ARM給出的Cortex-A75對比Cortex-A73性能情況。

▲Cortex-A75對比Cortex-A73在相同功耗情況下的性能。

再看看Cortex-A55的性能表現。Cortex-A55由於大幅度改善的內存性能，因此雖然執行部分變動不大，但是性能也得到了顯著提升，這也恰好說明ARM所說的Cortex-A53的瓶頸在內存部分的判定是正確的。ARM宣稱Cortex-A55的內存性能相比Cortex-A53提高了1倍，因此帶來了整數18%、浮點38%、渲染14%、綜合21%的性能增加。當然，帶來如此高幅度的性能增加，功耗一點不增加是不可能的，相比之下Cortex-A55的功耗比Cortex-A53提高了3%，考慮其性能增加，整體能耗比反而再度提升了15%。要知道之前Cortex-A53以及基本做到了性能功耗比的極致，這次再次提升15%殊為不易。

▲Cortex-A55對比Cortex-A53的性能情況

▲Cortex-A55的功耗略有上升，但性能功耗比同樣大幅度提升15%。

Cortex-A75和Cortex-A55——奠定未來

通過本文對這兩個新核心的介紹，相信大家已經對其基本架構和性能有了一定的了解。從產品角度來看，Cortex-A75和Cortex-A55是ARM在10nm時代的最重要布局，其高性能、高性能功耗比和齊全的特性支持，能夠讓ARM在移動計算的各個市場都有所斬獲。

▲ARM將通過不斷推出全新架構和技術，在即將到來的AI時代搶佔先機。

從ARM規劃產品的角度來看，索菲亞家族在10nm時代將成為移動計算的核心產品，Cortex-A75將取代目前奧斯丁家族的Cortex-A72。由於考慮到移動性能功耗比等原因，ARM在Cortex-A75和Cortex-A55上刪除了部分特性，而這些特性應該都會在未來奧斯丁家族的處理器上加入，並競爭諸如車載、關鍵安全設備等市場。當然，在7nm時代，奧斯丁家族產品的回歸，也會進一步提高移動計算設備的性能，這一點毋庸置疑。

至於具體的產品，估計在架構研發時，諸如華為、三星、高通等廠商就已經開始深入介入並提出自己的需求，發布會後最快在2018年第一季度甚至本年度第四季度，就將有廠商推出使用Cortex-A75和Cortex-A55架構以及DynamIQ的產品，實際應用到手機上應該不會晚於明年第二季度。屆時，大家就可以看到全新GPU和全新CPU架構的新一代SoC將會爆發出怎樣的能量。