利用IEEE 1588和Blackfin嵌入式處理器實現設備時鐘同步

2020-12-23 電子產品世界

簡介

本文引用地址:http://www.eepw.com.cn/article/151125.htm

IEEE 1588標準誕生於2002年,主要定義網絡分布式時鐘同步協議。測試與測量、電信和多媒體流處理等許多不同應用,都開始首選這種時鐘同步方法。這種標準化時鐘同步法成本效益高,支持異構系統,並可提供納秒級同步精度。

本文介紹原版IEEE 1588-2002標準以及更新版本IEEE 1588-2008中的改進內容。由於IEEE 1588在一些目標應用中越來越重要,因此ADSP-BF518 Blackfin嵌入式處理器中也集成專用硬體來支持IEEE 1588。本文將概要介紹其功能,並通過一個示例來展示利用ADSP-BF518處理器解決方案獲得的時鐘同步性能結果。

現在幾點了?

大多數系統都需要利用本振來維護自己的時間概念。圖1顯示硬體和軟體如何組合,在系統內產生時間信息。

圖1. 本地計時

系統內的硬體和軟體資源均可使用此時間信息。對於硬體,振蕩器時鐘會產生一個或多個物理時鐘信號(時鐘輸出),並可利用這些時鐘信號驅動或觸發系統的其它部分。軟體中維護的時間通常稱為「系統時間」。系統時間可以用時鐘脈衝數或秒/納秒的形式表示。系統軟體利用振蕩器時鐘脈衝數及其頻率信息得出時間,並提供「應用程式編程接口」(API)函數,軟體的其它部分可以使用這些函數檢索並設置時間。如果需要絕對時間,則所提供的時間將與預定義時間點,即基準時間點相關聯。

時鐘同步

許多應用要求兩臺獨立的設備以同步方式工作。如果每臺設備僅依靠自己的振蕩器,則各振蕩器的特性與工作條件差異將會限制時鐘同步工作的能力。一些簡單可行的解決方案可以克服這些限制,包括:

●所有設備共用一個物理振蕩器。這種方法僅對距離很近的分布式系統可行;高頻時鐘信號無法實現長距離可靠傳輸。

●所有設備均使用特性幾乎完全相同的振蕩器。由於很難獲得幾乎完全一樣的振蕩器,並確保性能不隨時間飄移,因此這種方法不可行。更重要的是,各振蕩器的工作條件並不相同。

●如果所有設備均通過一個通信網絡(例如乙太網)互連,則這些設備可以通過網絡交換時間消息,根據單個「主」時鐘動態調整各自的時鐘。利用傳統的時間同步協議——「網絡時間協議」(NTP),系統中的每臺設備根據它從NTP時間伺服器獲取的時間信息調整其時鐘。然而,該協議只能實現毫秒級同步精度。

IEEE 1588定義了一個新協議,能夠實現納秒級同步精度。下面討論該標準如何實現這種水平的時鐘同步。

IEEE 1588有何作用

IEEE 1588標準定義了一種時間同步協議,適用於地理位置分散但通過某種通信技術(例如乙太網)互連的設備。設備之間通過交換時序消息,從而保持相同的絕對系統時間(用秒和納秒表示)。

要實現此目標,一個直觀的方法是將一臺具有「最佳」(最精確)時鐘的設備指定為「主時鐘」設備,讓它向其它設備廣播其時間。其它設備將會調整各自的時間,與主時鐘所發送的時間保持一致。不過,這種解決方案也有幾點不足:

主時鐘設備無法以極短的間隔廣播時間,因此「從」時鐘設備必須使用自己獨立的「低劣」振蕩器,在主時鐘設備的兩次廣播之間插入時間點。這將導致主時鐘更新周期之間的同步精度下降。

廣播路徑難免存在延遲,延遲幅度取決於通信技術,例如物理信號沿導線從一臺設備傳輸至另一臺設備所需的時間。這種延遲會進一步擴大主時鐘與各從時鐘之間的失調。

主時鐘設備與各從時鐘設備之間的廣播路徑存在差異,這會進一步降低各從時鐘設備之間的同步精度。

IEEE 1588要求通過測量路徑延遲,解決第二個和第三個問題。它還要求待調整的從時鐘與主時鐘保持步調一致,從而減輕第一個問題。如果可能,使用更小的廣播間隔和更高質量的振蕩器,可以進一步減輕第一個問題。

IEEE 1588如何測量通信延遲

IEEE 1588-2002定義了四種消息Sync、Followup、DelayReq和DelayResp,用來測量前向(主時鐘至從時鐘)和後向(從時鐘至主時鐘)路徑的通信延遲。更新版本IEEE 1588-2008還提供其它機制,新增三種消息:PdelayReq、PdelayResp和 PdelayRespFollowup來測量「點對點延遲」。

這些消息中,Sync、DelayReq、PdelayReq和PdelayResp是所謂「事件」消息,在離開和到達一臺設備時必須加上「時間戳」(記錄本地時間)。給分組加上時間戳的方法有兩種:

1.消息由軟體處理時出現軟體時間戳。通常出現在消息的接收/發送「中斷服務程序」(ISR)中,該時間戳為系統時間的當前值。

2.消息實際到達或離開設備時出現硬體時間戳。該時間戳操作由硬體執行,硬體會維護自己的連續時間信息。

兩種時間戳方法均為IEEE 1588所接受,但硬體時間戳的精度明顯更高,如下文所述。

主時鐘設備到從時鐘設備的延遲

消息Sync和Followup由主時鐘設備發送,從時鐘設備負責接收這些消息,並計算主時鐘設備到從時鐘設備的通信路徑延遲。

圖2中,在時間點Tm1,主時鐘設備軟體讀取當前本地系統時間(Tm1,軟體時間戳),將其插入Sync消息中,並送出該消息。該消息在稍後的時間點Tm1'離開主時鐘設備,該時間點為硬體時間戳。該消息在時間點Ts1'(從時鐘設備本地時間)到達從時鐘硬體,從時鐘設備軟體在稍後的時間點Ts1收到該消息。該軟體將讀取硬體時間戳以獲得Ts1'。如果沒有通信延遲,Ts1'應等於(Tm1' + Tms),其中Tms為主時鐘與從時鐘之間的時間差。該協議的最終目標是補償此時間差。

 圖2. 測量主時鐘設備與從時鐘設備之間的通信延遲

發送Sync消息之後,主時鐘設備軟體通過時間戳單元讀取Sync消息的離開時間Tm1',將其插入Followup消息中,然後在時間點Tm2發送該消息。從時鐘設備軟體在時間點Ts2收到此消息。此時,從時鐘設備軟體有兩個時間:Ts1'(Sync到達時間)和Tm1'(Sync離開時間)。主從路徑延遲Tmsd由公式1確定。

(1)

從時鐘設備到主時鐘設備的延遲

從時鐘設備發送DelayReq消息,主時鐘設備予以響應發送DelayResp消息。利用這些消息,從時鐘設備可以計算從時鐘設備到主時鐘設備的通信路徑延遲。

在時間點Ts3(圖3),從時鐘設備軟體讀取當前本地系統時間(Ts3),將其插入DelayReq消息中,並送出該消息。

圖3. 測量從主通信延遲

相關焦點

  • 1588v2,是怎樣實現時鐘同步的?
    因此1588協議也被簡稱作PTP(Precise Time Protocol )協議。 1588協議的基本構思是通過軟硬體配合,記錄同步時鐘信息的發出時間和接收時間,並給每條信息都加上時間標籤。有了時間記錄,接收方就可以計算出自己在網絡中的時鐘誤差和延時,經過修正之後,就可以實現和網絡時鐘源同步的目的。
  • 高性能數字MEMS麥克風與BLACKFIN DSP的標準數字音頻接口
    ADMP441由一個MEMS麥克風元件和一個I2S輸出組成。這使得立體聲麥克風可以用於音頻系統中,麥克風與處理器之間無需編解碼器。ADI公司的MEMS麥克風具有高信噪比(SNR)和平坦的寬帶頻率響應,堪稱高性能、低功耗應用的絕佳選擇。最多兩個ADMP441麥克風可以通過單條數據線輸入到Blackfin?處理器ADSP-BF527。
  • 時鐘同步怎樣組網?
    對於通信系統來說,可以使用以GPS為代表的GNSS(Global Navigation Satellite System,全球導航衛星導航系統)加銣鍾作為一級時鐘源,成為LPR(Local Primary Reference,區域基準鍾)。二級鍾和三級鐘的特點是它們需要從外部選擇一個同步鏈路來獲取時鐘信號,對抖動和偏移進行衰減,然後再向其他設備轉發時鐘。
  • 針對嵌入式設備安全實現更強大IoT設備安全性
    針對嵌入式設備安全實現更強大IoT設備安全性 Simon Holt 發表於 2020-12-09 15:38:04 對於當今開發的每個嵌入式設備,都需要至關重要的強大安全性支持
  • ...R) 微控制器,包括首次推出的實時網際網路和憑藉 ARM Cortex...
    、防火與安全、遙感、HVAC(供暖、通風及空調)與建築控制、電力及能源監測和轉化、網絡設備與交換機、工廠自動化、電子銷售終端機、檢測和測量設備、醫療器械以及博彩設備的實時應用領域。LM3S8000 設備利用3個片上 CAN 接口將乙太網媒體訪問控制 (MAC) 層與物理層 (PHY) 層結合了起來,這標誌著首次利用 ARM Cortex-M3 MCU 實現了完全整合的網際網路連通。專業級的運動控制硬體包含在眾多新的結構中,從而為互連運動應用提供了一種業內較強有力的解決方案。
  • ...R) 微控制器,包括首次推出的實時網際網路和憑藉 ARM Cortex(TM...
    、防火與安全、遙感、HVAC(供暖、通風及空調)與建築控制、電力及能源監測和轉化、網絡設備與交換機、工廠自動化、電子銷售終端機、檢測和測量設備、醫療器械以及博彩設備的實時應用領域。LM3S8000 設備利用3個片上 CAN 接口將乙太網媒體訪問控制 (MAC) 層與物理層 (PHY) 層結合了起來,這標誌著首次利用 ARM Cortex-M3 MCU 實現了完全整合的網際網路連通。專業級的運動控制硬體包含在眾多新的結構中,從而為互連運動應用提供了一種業內較強有力的解決方案。
  • 基於FPGA的帶Cache的嵌入式CPU的設計與實現
    隨著集成電路設計和工藝技術的發展,嵌入式系統已經在PDA、機頂盒、手機等信息終端中被廣泛應用。嵌入式系統具有電路尺寸小、成本低廉、可靠性高、功耗低等優點,是未來集成電路發展的方向。而作為嵌入式系統核心的微處理器,其性能直接影響整個系統的性能。
  • 提高FPGA嵌入式處理器的系統除錯率
    作為一款整合除錯器,Computex公司的F-Sight同時具備硬體和軟體除錯能力。一方面,它支持FPGA內部嵌入式處理器的全方位軟體除錯。FPGA內部嵌入式處理器的除錯。 為了使除錯器實現追蹤功能,只需要將MDM和XMTC核心分別連接到MicroBlaze處理器的除錯和追蹤接口,然後將編碼後的追蹤訊號引到
  • 如何調試複雜的實時嵌入式系統?
    嵌入式處理器以超過600 MHz的速度運行,並且擁有可支持Ethernet和USB等協議的嵌入式外設,它們支持功能齊備的作業系統,例如uClinux,而且這些作業系統所調度的各種應用程式是由數千行代碼構成。使用列印語句和利用LED來調試是不現實的,因為現在常常有如此之多的功能在執行是不可能的,或者它們會影響標準I/O口,從而造成處理器性能大幅度下降。
  • [老戚的硬體筆記]同步乙太網SyncE的前世今生
    為了實現高精度時鐘,SyncE需要使用SONET/SDH常用的窄迴路帶寬Digital PLL來做時鐘的濾波。雖然SyncE主要服務於converged network,但是SyncE以簡單穩定可靠的方式實現的時鐘同步網絡,也適用於其他的應用場景。1.
  • 銀行基準時鐘系統時間同步方案
    因此,建立國產化時鐘同步系統,實現系統的信息設備國產化、核心技術自主化勢在必行。1、 銀行基準時鐘系統設計網絡時鐘同步協議(Network Time Protocol,NTP)是目前國際網際網路通用的時間服務協議。
  • 嵌入式系統測試題(附詳細解析)
    SoC晶片中既包含數字電路,也可以包含模擬電路,甚至還能包含數字/模擬混合電路和射頻電路。由於SoC將嵌入式系統的幾乎全部功能都集成在一塊晶片中,單個晶片就能實現數據的採集、轉換、存儲、處理和I/O等多種功能。目前,大多數32位的嵌入式處理晶片均為SoC,SoC逐漸成為集成電路設計的主流發展趨勢。綜上可知,D選項不正確。
  • 時鐘晶片在5G中的重要作用
    >  1 從時鐘角度看5G的特點  為了在全球範圍內提供5G網絡連接和覆蓋,服務提供商們正在部署更多的無線設備,從大容量的宏基站到專注於擴展網絡覆蓋範圍的小基站和毫米波解決方案。與4G網絡將射頻和基帶處理放在一起不同,5G將這些資源分布在整個網絡中,因此需要更大容量、更低延遲的前傳和回傳解決方案。如此廣泛的應用需要大量的時鐘發生器、時鐘緩衝器、時鐘去抖晶片、網絡同步器和振蕩器,來提供必要的時鐘發生和分配功能。此外,5G網絡有一個共同的需求——基站之間需要做到時間/相位同步。同步是一種技術,用於增加用戶帶寬,以及最大限度地減少掉話的發生和相鄰基站間的幹擾。
  • 雙模超高頻讀寫器的同步和解碼模塊設計和實現
    利用這種技術可以實現所有物理對象的追蹤和管理,在物品管理和物流跟蹤等方面備受關注和應用。一個典型的讀寫器系統主要由三部分組成:讀寫器,標籤和天線。本文所介紹的同步和解碼模塊屬於讀寫器接收鏈路的關鍵模塊,整個讀寫器接收鏈路如圖1所示。
  • 嵌入式系統測試題40道附詳細解析
    SoC晶片中既包含數字電路,也可以包含模擬電路,甚至還能包含數字/模擬混合電路和射頻電路。由於SoC將嵌入式系統的幾乎全部功能都集成在一塊晶片中,單個晶片就能實現數據的採集、轉換、存儲、處理和I/O等多種功能。目前,大多數32位的嵌入式處理晶片均為SoC,SoC逐漸成為集成電路設計的主流發展趨勢。綜上可知,D選項不正確。
  • 採用FPGA設計SDH設備時鐘
    TSP8500提供兩類時鐘輸出接口:①給SDH網元系統中各功能模塊提供38.88MHz系統時鐘sysclkout和2kHz系統幀頭信號sysfpout;②給其他網元設備提供2.048MHz的外同步輸出基準時鐘
  • ARM嵌入式的VGA接口製作
    三星公司ARM9晶片S3C2410以其強大的功能和高性價比在目前嵌入式產品中得到廣泛的應用。這些寄存器的設置與顯示屏信息、控制時序和數據傳輸格式等密切相關,在設計中需要根據顯示設備的具體信息正確設置這些寄存器才能使S3C2410正常控制驅動不同的顯示屏。
  • 中國移動再次啟動時鐘同步設備集採 總數158套
    中國移動在日前發布公告稱,鑑於2014-2015年時鐘同步設備集中採購項目(新建部分)第一次招標失敗的情況,已於日前再次進行重新招標。  據悉,本次採購為時鐘同步(BITS)設備,採購規模約為158套時鐘同步設備。此規模為預估規模,中國移動有權根據實際需要來調整規模。
  • 通用CPCI數據處理與IO模塊的設計與實現
    隨著嵌入式系統對數據處理性能需求的逐步提高,PowerPC微處理器由於其RISC架構、高主頻、並行矢量處理技術已經成為許多高性能系統的優選處理器。處理器橋接器採用Tsi109,橋接器/集成存儲器控制器提供PowerPC74XX處理器到PCI總線的接口,Tsi109提供功能有:一個高性能的存儲器控制器,兩處理器的支持,兩通道DMA控制器,一個中斷控制器,一路消息控制器,一路I2C接口,一個時鐘鎖相環電路等。2.2 復位電路設計復位電路主要由MAX706ESA晶片實現。