ISSCC2019論文解析目錄：
1、Session 6 Ultra-High-Speed Wireline
2、Session 4 Power Amplifiers
今天來看ISSCC 2019的第四個session: 功率放大器（Power Amplifiers）。
(此文有2800字)
▼
功率放大器是每年ISSCC必有的一個傳統Session，今年也不例外。
今年這個session一共有9篇論文，與上一篇文章提到的高速接口不同，這9篇論文全部來自於學術界。至少有兩個原因：第一，功率放大器的設計不需要16nm或7nm FinFET這樣的先進工藝，不管是射頻還是毫米波頻段，65nm或40nm的CMOS工藝足夠了，而且先進工藝的電源電壓降低，功率放大器的性能反而受到影響。第二，學術界不必過多關注可靠性，可以得到更好的性能指標。可靠性和最優性能指標是一個trade-off。
學術界的朋友可以好好看看這個session，說不定能找到一些啟發。
既然說到工藝，這裡還要插入一句，為了把整個系統集成在同一顆晶片之上，遲早會有採用FinFET工藝設計功率放大器的需求的。那現在這些功率放大器技術，有哪些可以沿用到FinFET工藝？有哪些變得不那麼有效？FinFET工藝的功率放大器又會哪些獨特的挑戰？這或許可以成為一個研究方向。
言歸正傳。從內容來看，今年功率放大器的最大關注點是回退效率（power back-off efficiency），有一半的論文在針對這一點做提高。其他幾篇論文關注點是功率合成、太赫茲、超寬帶等等。
在具體看每篇論文之前，我這次先介紹一下功率放大器的回退效率的背景知識，方便大家理解這些論文在解決什麼技術難點。
為什麼要關注回退效率呢？
現在的通信系統為了充分利用頻譜資源，都會採用很複雜的調製方式，如64QAM等等，信息同時蘊含在調製信號的相位和包絡幅度之中。這對功率放大器的線性度提出了要求，設想我傳遞給功率放大器一個有四個電平的包絡信號，假如功率放大器是完全非線性，發射出來的包絡幅度全變成一樣，那其中包含的信息就不可能找回來了。因此功率放大器必須工作在飽和輸出功率回退若干dB的地方，以避免非線性造成信號失真。
下面這兩頁PPT很好的說明了這個背景。
那怎樣才能提高功率放大器的回退效率呢？
想像一個簡單的A類功率放大器，當輸出功率減小時，由於偏置點不變，電晶體的直流電流不變，電源電壓不變，因此消耗的功率不變。輸出功率減小，消耗功率不變，因此效率會急劇下降。從這裡我們可以看到改善回退效率的本質因素：當輸出功率減小時，同步減小功率放大器消耗的直流功率。
不就是減小直流功耗嘛，聽起來很容易的樣子。我先說一個很naive的想法：在功率回退時，我們同步降低電源電壓，可以嗎？
可以，很多人就是這樣做的，所謂的Envelope Tracking技術就是這個從這個概念出發的。往年的ISSCC有不少採用這個技術的論文，但今年沒有。簡單的說，Envelope Tracking技術先從調製信號中提取出包絡的幅度信息，然後用這個幅度信息去控制功率放大器的電源電壓，使得輸出功率小時電源電壓降低，從而提高回退效率。
聽起來很美好，但這個技術有一個本質的缺陷和兩個不好克服的技術難點。
本質的缺陷是速度。我們在設計功率放大器時，一般都希望有一個穩定的電源電壓，需要濾波電容進行濾波，即使不額外加濾波電容，功率放大器電源端的寄生電容本來就已經非常大了。這恰好與Envelope Tracking的技術相違背，一個要求電源電壓穩定，一個要求電源電壓能快速變化。因此，Envelope Tracking技術沒法支持快速變化的包絡，調製信號的帶寬受到限制，論文裡能夠實現的碼率一般在幾十兆。在具體實現上的兩個技術難點分別是「怎麼控制」——包絡環路與相位環路的匹配，以及「怎麼調」——高效率的電源調製器（power modulator），我們好不容易把功率放大器的直流功耗降低，可不想這些節省的功耗被消耗在電源整流器上。
總的來說，在晶片設計裡，電源電壓是一個特別難調的量，尤其是需要實時調的時候。電流大，無法容忍開關的插入電阻，電容大，沒法快速變化。
既然電源電壓不好調。那我提第二個naive的想法：在功率回退時，我們同步降低（等效）偏置電壓是否可以？
當然可以。B類的功率放大器不就是這個概念嘛。B類功率放大器偏置在電晶體的閾值電壓，當輸入功率減小時，等效的直流偏置點下降，電晶體消耗的直流電流下降。這的確在某種程度上提高了電晶體的功率回退效率。但是還不夠。很容易理解，功率放大器的輸出功率隨著輸入電壓幅度呈平方關係下降，而直流電流呈線性關係下降，輸出功率下降更快，因此回退效率還是不夠高。現在大家一般把B類放大器的回退效率曲線作為對比，號稱在回退若干dB時，我的效率比B類功率放大器提高了若干倍。如果你做了一個號稱可以增強回退效率的功放，結果還打不過B類，那還是不要拿出來講了……
偏置電壓繼續往下調就成了C類功率放大器，屬於非線性功率放大器的範疇。這裡再插入一句：A類、B類、C類放大器這些概念可能過於簡化，但對我們的思維幫助很大。我們說一個實際放大器工作在B類，並不是說它恰好與教科書裡定義的B類完全相同，而是說它的工作狀態更像、或者更接近B類，採用B類的模型進行分析更準確。
對於單個功率放大器電晶體本身，我們可調的物理量似乎也就電源電壓和偏置電壓了吧。或與閾值電壓也可以調，但Bulk CMOS工藝並沒有調閾值電壓這個選項，SOI工藝倒是可以。
似乎調電源電壓和偏置電壓都不是那麼有效，那麼是時候引入第二個輔助功率放大器了。設想我們有兩個功率放大器，主放大器偏置在B類或AB類，而輔放大器偏置在C類。這樣當輸入電壓幅度小的時候，C類放大器打不開，只有B類工作，呈現出一個線性功放。當輸入電壓幅度變大，B類主放大器的增益開始衰減，這時候恰好C類放大器被打開，補償B類放大器減小的功率，從而提高了整體的線性度，也就提高了相對於最大輸出功率的回退效率。
寫到這裡，對這一塊熟悉的人應該可以看出來，這已經非常接近doherty功率放大器的概念了。但是doherty還要多一個負載牽引的概念。doherty功放的經典原理圖如下圖所示。所謂負載牽引，值得是當輔助功率放大器打開之後，它會往負載中注入一個相關的電流，可以使得主功率放大器看到的等效阻抗減小。為什麼可以減小不詳細解釋了，從阻抗的定義可以推導公式。那為什麼要做負載牽引呢？對於B類功率放大器，負載阻抗是一個很重要的設計參數，當負載阻抗恰好使漏電電壓擺幅接近電源電壓時，功率放大器達到最高效率。從這點出發，如果需要大的輸出功率，我們需要小的負載阻抗（V**2/R）；當所需的輸出功率減小時，最優的負載阻抗應該隨之同步變大，使得B類放大器總是處於效率最優狀態。Doherty功放正是在朝這方面努力。
Doherty結構的功放在這幾年的ISSCC露臉次數非常多，是功率放大器方向的熱門領域。今年也有數篇，我會解析每篇是在解決Doherty中的什麼問題。
除了上面這些，還有兩個提高回退效率的技術，digital功率放大器（配合Polar發射機使用）和Out phasing功率放大器。與Envelope Tracking類似，Digital功率放大器也把調製信號分為相位和幅度兩個支路，但幅度支路採用數字的方式控制功率放大器子單元陣列的開關數目，這樣避免了去動很難調的電源電壓，可實現更大的帶寬，在我看來是個比envelope tracking更具備潛力的技術。DPA也面對幅度和相位支路匹配的問題，但不需要經過慢速的電源調製模塊，應該比envelope tracking更好控制。而Out phasing功率放大器是通過改變兩個功率放大器的輸出信號矢量角度來改變整體輸出功率，類似於矢量合成的概念，其在回退效率上的好處應該也是來源於回退時的阻抗調製。如果採用隔離型功率合成器，out phasing功率放大器相對於普通B類功率放大器在回退效率上沒有優勢。
一不小心背景知識介紹的有點多，但把這些背景知識串起來又對理解論文很有必要。具體的論文解析只能等到下周再寫了。