2015年5月6日， 美國加州Milpitas, 香港和中國上海，全球創新串行器和解串器(SerDes)技術領導者Credo Semiconductor，宣布它在TSMC 16nm FinFET + (FF+) 製程下成功研發出28G SerDes NRZ IP, 並已獲得晶片驗證結果, 將在本周中國上海TSMC研討會B-10展臺上演示該晶片高性能, 低功耗的特點。同時，還將展示Credo 28nm 28G NRZ IP晶片, 提供 Credo 56G SerDes PAM-4 IP晶片的預覽，以及展示該晶片的解決方案。
為應對企業數據中心和高性能計算應用的推動下不斷上升的帶寬和性能需求，ASIC，ASSP和SoC設計人員必須轉移到更先進的製程技術。對於晶片到模塊，晶片到晶片，以及晶片到結構應用，Credo新的16nmFF+ 28G SerDes IP能為設計者提供可靠的解決方案。
"本次演示履行了我們的承諾，即，確立我們在SerDes IP領域的技術領導者地位，交付客戶一個令人信服的網絡解決方案，並為100G和400G網絡做好鋪墊，" Bill Brennan，Credo Semiconductor的CEO說。"或許更重要的是我們有能力繼續壓低功耗的同時，能保持最好的覆蓋距離，最強抗幹擾性和最低抖動性能。"
"這是一個重要的裡程碑-不只是對Credo，而是對整個行業而言，" Linley Group的首席分析師Bob Wheeler說。"16nm FF+與28Gbps SerDes技術的結合對於催生400G 埠速度及太比特(Terabit)線路卡所需求的高密度的ASICs是至關重要的。
該16nmFF + 28G SerDes將促使支持業界標準，包括CEI-25G-SR，CEI-25G-MR和CEI-25G-LR的解決方案成為可能，滿足插損性能40dB等級要求。它還支持IEEE標準802.3bj，定義背板和銅電纜的100G傳輸。
Credo 28G SerDes交付小於120fs的隨機抖動性能。此外，Credo 28G具有獨特的接收(Rx)自動適應功能，從而省去了矽片的後期調整和/或固件更新和發布管理，它具備優秀的電源噪聲抑制，以及廣泛的接收Rx輸入共模寬容功能-所有的這一切都簡化了系統級，板級和晶片級的集成。
可用性
Credo 28G SerDes IP現已提供全面的文檔，仿真電路，布局和驗證信息。交付成果包括使用手冊; SOC集成指南;時序庫; Verilog模型; ATPG, IBIS-AMI模型; 布局對線路圖(LVS)和設計規則檢查(DRC)報告。
如有興趣了解更多有關公司目前的晶片和智慧財產權參與方案，以及公司未來的發展， 請登錄Credo官網發送郵件給我們。