基於JTAG的星型掃描接口的設計及其仿真

2021-01-07 電子產品世界

　　邊界掃描測試技術飛速發展，測試與調試功能不斷增強，硬體IP模塊向集成多個內核方向發展，以往晶片中傳統的測試訪問埠(TAP)中嵌入單一的測試訪問埠控制器(TAPC)逐漸被系統晶片中嵌入多個TAPC所取代。為使單晶片中集成多TAPC的操作規範標準化，2009年提出的新的測試標準IEEE 1149.7。為解決系統集成複雜度越來越高所帶來的測試調試任務困難，標準規範了一種支持星型掃描功能的IEEE 1149.7測試訪問埠(在本文中稱為TAP.7接口)，其接口在原有的IEEE1149.1埠(JTAG)器件的基礎上提供新的功能與特徵[1]。目前，大量的集成系統和晶片接口都為IEEE 1149.1標準規範測試訪問埠(TAP.1接口)，既滿足複雜系統測試的需要，又避免了重複開發所帶來的浪費，最大化地重複利用目前已有的IEEE 1149.1 IP，基於原有JTAG器件的星型掃描技術的研究非常有應用價值和市場需求，本文針對支持星型掃描功能的接口進行研究、設計及驗證。

本文引用地址：http://www.eepw.com.cn/article/267830.htm

　　1 IEEE 1149.7標準簡介

　　IEEE 1149.7標準以IEEE 1149.1-2001邊界掃描標準為基礎，保持與之兼容的同時還增加新特性以支持測試與調試的擴展功能。標準規範了新特性的IEEE 1149.7測試訪問埠(在本文中稱為TAP.7接口)結構和控制時序邏輯，與IEEE 1149.1標準規範測試訪問埠(TAP.1接口)所不同的是晶片中可嵌入多個測試存取埠控制器(TAPC)，並給它們劃分等級。標準中規範的TAPC等級由高到低包括：ADTAPC、CLTAPC和EMTAPC，它們在接口中成串型連接，且高等級的TAPC控制和管理低等級的TAPC。在功能特性方面：TAP.7接口定義了T0~T5 6個功能層次，每一層向上體現升級特性，向下體現兼容特性。T0層在啟動時提供與TAP.1接口所規定的操作行為;T1層主要增加了電源控制功能;T2層增加了晶片級旁路功能，同時提供一種「熱連接保護」作用;T3層增加了支持4-線星型拓撲掃描的機制;T4層提供了支持2-引腳連接方式的功能特性; T5層增加數據傳輸功能以及支持邊界掃描以外的其他功能。

　　2 基於JTAG的TAP.7接口的升級特性

　　IEEE 1149.7測試標準定義了一種以IEEE 1149.1測試標準為基礎的調試及測試系統(DTS)與目標系統(TS)之間的連接。此連接表現為：在IEEE 1149.1標準規範測試訪問埠[2](在本文中簡稱TAP.1接口)上添加一個由IEEE 1149.7標準規範的標準控制邏輯來實現新的功能特性(在本文中稱添加層為TAP.7控制器)。TAP.7控制器主要為IEEE 1149.7標準規範的測試調試信號與IEEE 1149.1標準規範IP的TAP.1接口提供兼容的測試調試接口(本文中簡稱TAP.7接口)，這樣可在原有TAP.1接口上對調試與測試新功能升級，其TAP.7接口升級特性的測試連接框圖如圖1所示。

　　

 

　　如圖1所示，TAP.7接口升級層中TAP控制器為ADTAPC(在本文中簡稱為TAPC)，主要完成對TAP.7信號的控制操作，從而實現新的升級功能特性，並將TAP.7信號的測試與調試邏輯解碼為符合TAP.1接口的時序信號，從而完成對IEEE 1149.1器件TAPC的控制。IEEE 1149.1 IP也可認為是具有符合IEEE 1149.1測試標準的測試JTAG口的器件[3] (在本文中以後簡稱為STL)，其中包含的TAP控制器(在本文中統稱為晶片級TAPC即CLTAPC)是完全符合IEEE 1149.1測試標準規範的TAP接口，主要完成器件的測試與調試邏輯的控制，從而完成相應的測試與調試任務。

　　3 星型掃描技術接口的原理及設計

　　完整的TAP.7接口升級層包括RSU、APU、EPU。RSU(復位選擇單元)提供復位操作和TAP.7控制器選擇取消操作。EPU(擴展協議單元)主要為T1-T3層 TAP.7接口提供了一個IEEE 1149.1 接口。APU為T4-T5層提供窄式(2-引腳)或寬式(4-引腳)TAP.7接口，為高級協議操作提供硬體支撐。根據實際功能的設計需求，TAP.7控制器可以由RSU、EPU和APU 中的任意組合構成，為TAP.7信號與STL的TAP.1接口之間提供了一座橋梁，且RSU、APU和EPU層並不影響STL掃描路徑的長度。

　　3.1 星型掃描功能接口硬體設計

　　4-線星型掃描拓撲功能是TAP.7接口T0~T3層所定義的，組成星型拓撲的技術分支是廣義的，可包括：TAP.7接口串型拓撲的技術分支、4線星型拓撲的技術分支、TAP.1接口的串型技術分支和其他的技術分支。本文主要是對前兩種技術分支共享DTS連接的掃描功能進行研究。根據TAP.7功能擴展性和硬體層次性，星型掃描功能的TAP.7接口硬體層主要包括：RUS和EPU單元。其硬體設計原理框圖如圖2所示。

　　

 

　　圖2中，RSU單元層主要實現TAP.7控制器的在線或離線狀態的控制操作，可以將不必要進行測試調試的控制器置於離線狀態，大大優化了測試調試操作。在星型掃描拓撲或多種掃描拓撲技術分支共享DTS操作時， RSU單元提供了選擇不同技術分支和控制器的功能。EPU單元的功能是將TAP.7信號解碼成符合IEEE 1149.1標準規範的TAP.1信號，實現對CLTAPC的控制和完成STL的調試測試任務。

　　3.2 星型掃描技術接口設計原理

　　星型掃描的應用，可以優化掃描鏈的長度，它是並行的連接方式，因此在TAP可以靈活地添加或移出測試系統(比如：插卡式構架)中，星型掃描拓撲是很有效的。支持星型掃描的TAP.7接口具備以下功能：(1)支持星型掃描拓撲中的尋址能力。(2)JTAG接口中的TDO數據的驅動衝突保護。(3)在多技術分支共享DTS的操作中，提供選擇不同技術分支的操作。下面對這些功能的原理進行詳細介紹。

　　3.2.1 TAPC停泊狀態

　　TAPC等級制度中存在一個稱為「parking」(停泊)的TAPC 狀態，當某一等級TAPC的狀態處於停泊時，其高等級TAPC可操作，而該等級以及低等級TAPC不能操作，它的狀態不隨高等級TAPC的操作同步改變。某一等級TAPC控制的掃描鏈不作用時，TAPC的狀態就可以停泊。選擇與取消用來描述在任何等級中TAPC的掃描與停泊狀態。支持星型掃描功能的TAP.7接口有TAP.7控制器的ADTAPC和STL的CLTAPC兩個TAPC等級，其ADTAPC可以在任何狀態下停泊，CLTAPC 狀態可停泊的狀態包括Test-Logic-Reset、Run-Test/Idle和Pause-XR狀態。本文中取消與選擇的設計，用門限時鐘信號來達到對ADTAPC與CLTAC的選擇與取消操作。


相關焦點

  • 基於JTAG的調試器、接口及控制器等經典設計匯總
    標準的JTAG接口是4線——TMS、TCK、TDI、TDO，分別為模式選擇、時鐘、數據輸入和數據輸出線。JTAG的主要功能有兩種，一類用於測試晶片的電氣特性，檢測晶片是否有問題，另一類用於Debug，對各類晶片以及其外圍設備進行調試。本文介紹基於JTAG的調試器及接口設計，供大家參考。
  • JTAG調試接口電路圖設計
    /1116/article_24359.html 推薦閱讀 STM32之JTAG、SWD模式 說在前面的話最近YKY項目做了新的硬體設計，其中鍵盤接口採用矩陣式鍵盤（4*4），有兩個接口使用了STM32
  • 基於SOPC的通用型JTAG調試器的設計
    在傳統設計中電路級相互獨立的各個系統被集成到一塊FPGA晶片中。本文引用地址：http://www.eepw.com.cn/article/267831.htm　　SOPC的可重用性是一種先進的設計思想。為了降低用戶的負擔，避免重複勞動，將一些在數字電路中常用但比較複雜的功能模塊，比如SDRAM控制器等，設計成可修改參數的模塊，用戶在設計系統時可以直接調用這些模塊。
  • 基於JTAG邊界掃描方式的重構控制器的設計
    標準的JTAG接口是4線：TMS(模式選擇)、TCK(時鐘)、TDI(數據輸入)、TDO(數據輸出線)。本文利用JTAG標準協議設計一種針對同類FPGA進行動態重構配置的重構控制器。　　重構控制器硬體系統組成　　本文介紹一種基於「ARM處理器+FPGA」架構的重構控制器，重構控制器中的FPGA能夠根據ARM處理器傳送來的命令，對目標可編程器件JTAG接口進行控制，並模擬JTAG接口中TAP狀態機產生激勵信號(TMS、TDI、TCK序列)，向目標可編程器件的JTAG接口提供所需的激勵，使目標可編程器件內的TAP狀態機進行狀態轉換
  • JTAG接口技術及ETM
    ARM9TDMI邊界掃描鏈1的另外兩個信號DDEN和SYSSPEED的作用是：— DDEN在ARM9TDMI內部測試模式下，是可獲取、可測試的。
  • 基於Modelsim FLI接口的FPGA仿真技術
    >是 Model Technology(Mentor Graphics的子公司)的 HDL 硬體描述語言仿真軟體，可以實現 VHDL, Verilog，以及 VHDL-Verilog 混合設計的仿真。　　Modelsim的 FLI接口(即 Foreign Language InteRFace)提供了C 語言動態連結程序與仿真器的接口，可以通過 C 語言編程對設計文件進行輔助仿真。　　2、協同仿真系統結構及意義　　協同仿真就是利用仿真工具提供的外部接口，用其他程序設計語言(非 HDL 語言，如C 語言等)編程，輔助仿真工具進行仿真。
  • 基於Modelsim FLI接口的協同仿真
    1 前言本文引用地址：http://www.eepw.com.cn/article/273717.htm　　協同仿真就是利用仿真工具提供的外部接口，用其它程序設計語言(非HDL語言，如c語言等)編程，用輔助仿真工具進行仿真。MODELsim提供了與c語言的協同仿真接口。
  • 基於VeriStand的制導系統半實物仿真平臺的研究
    2.2 平臺的設計　　仿真平臺中仿真模型由驅動接口模塊和動力學仿真模型模塊組成，其中驅動接口模塊包含UDP接口模塊、UDP發送模塊、1553B總線驅動模塊、狀態卡驅動模塊、秒脈衝卡驅動模塊。仿真模型的結構框圖如圖4所示。2.2.1 驅動接口設計　　基於VeriStand可以採用多種方式開發驅動模塊。
  • JTAG接口如何轉SWD接口_JTAG接口轉SWD接口方法
    打開APP JTAG接口如何轉SWD接口_JTAG接口轉SWD接口方法 發表於 2018-01-11 10:23:47 本文為大家介紹
  • Trimedia DSP晶片JTAG接口的仿真器設計
    摘要：提出Trimedia DSP晶片硬體仿真器的硬體電路組成和接口軟體設計；介紹JTAG接口的標準、工作原理及在晶片中的實現。
  • 學習電路仿真:基於proteus電路仿真軟體的步進電機仿真
    本文中，將基於proteus電路仿真軟體的步進電機仿真，一起來了解下吧。步進電機廣泛應用在生產實踐的各個領域。它最大的應用是在數控工具機的製造中，因為步進電機不需要A/D轉換，能夠直接將數字脈衝信號轉化成為角位移，所以被認為是理想的數控工具機的執行元件。
  • 基於Virtuoso 平臺的單片射頻收發系統電路仿真與版圖設計
    眾多的電路單元及其豐富的特點必然要求在這種系統的設計過程中有一個功能豐富且強大的設計平臺。在綜合比較後，本文選定了Cadence Virtuoso 全定製IC 設計工具。 基於Virtuoso 的行為仿真和系統規劃射頻收發系統的設計最終能否成功，以及模塊指標分配是否合理可行，都有賴於具體電路設計之前對系統的行為建模和計算，即所謂的行為仿真。這也是自頂向下設計模式的關鍵一步。Cadence 內置的Verilog-A 和VHDL仿真器，以及混合輸入模式的仿真方法提供了這種可能性。
  • JTAG仿真口電路設計
    連接測試組（JTAG，Joint Test Action Group）接口用於連接最小系統板和仿真器，實現仿真器對DSP的訪問，JTAG接口的連接需要和仿真器上的接口一致。不論什麼型號的仿真器，其JTAG接口都滿足IEEE 1149．1的標準。
  • 基於信號完整性理論的PCB仿真設計與分析研究
    在基於信號完整性計算機分析的 PCB設計方法中，最為核心的部分就是PCB板級信號完整性模型的建立，這是與傳統的設計方法的主要區別之處。SI模型的準確性將決定設計的正確性，而 SI模型的可建立性則決定了這種設計方法的可行性。
  • 基於DSP晶片TMS320C6418的成像制導仿真系統設計
    1 成像制導仿真系統設計本文引用地址：http://www.eepw.com.cn/article/151536.htm　　1.1 系統的組成　　為了能夠實現仿真圖像的實時顯示，在設計DSP視頻生成系統時，DSP的選擇該系統設計的關鍵
  • 基於JTAG接口實現ARM的FPGA在線配置
    SDR終端的實現往往都是基於可重配置的硬體環境，如現場可編程邏輯陣列(Field Programmable Gate Array，FPGA)、數位訊號處理器(Digital Signal Processor，DSP)，而不是專用集成電路(Application Specific Integrated Circuit，ASIC)等特定的硬體電路和晶片。
  • 基於Verilog HDL的SVPWM算法的設計與仿真
    基於硬體的FPGA/CPLD晶片能滿足該算法對處理速度、實時性、可靠性較高的要求，本文利用Verilog HDL實現空間矢量脈寬調製算法，設計24矢量7段式的實現方法，對轉速調節和轉矩調節進行仿真，驗證了設計的實現結果與預期相符。
  • 基於OPC接口搭建仿真實驗平臺
    基於微軟的OLE、COM和DCOM技術。OPC包括一整套接口、屬性和方法的標準集，用於過程控制和製造業自動化系統。　　以PLC、組態軟體為單元，可以組成從簡單到複雜的各種工業控制系統。且在傳輸速率和可靠性方面，優於DDE接口，因此本文採用OPC接口完成VB與組態王數據通訊。
  • 虛擬仿真技術 | 基於數字孿生的新型四工位刀架設計
    陶飛等總結了數字孿生的五維模型及十大應用領域[7]，李浩等給出了基於數字孿生的產品設計製造關鍵技術與開發框架[8]，李琳利等研究了基於數字孿生的複雜產品多學科協同設計建模技術[9]。以上研究成果從不同角度對數字孿生的概念和應用場景進行了總結和概括，但國內外文獻較少涉及數字孿生技術的具體實施。
  • 基於FPGA的航空總線協議接口設計
    這裡採用SoPC技術，以Virtex-II Pro FPGA為核心，實現1553B航空總線傳輸協議的接口邏輯設計。2 1553B航空總線傳輸協議標準 目前廣泛採用的1553B標準是根據1973年軍標1553原版基礎上發展。1553B是一種集中控制式、飛機內部時分指令／響應型多路串行數據總線標準。