微處理器和JTAG總線橋接接口

2021-01-07 電子產品世界

  數字邏輯設計人員在實現設計目標時有不少工具可用。為適應所需的大量邏輯數和數據率,設計人員可選用FPGA。FPGA在相對小的空間內,以多引腳數封裝提供巨大數量的數字邏輯門。

  在印刷電路板(PCB)放置多個多引腳FPGA和其他器件,確保所有互連的完整無損是比較困難的。在製造中用X射線技術可以檢驗大概的互連問題, 而需要更精確的方法來檢測製造、調試和複雜PCB更換的互連問題。

  一種方法是JTAG(IEEE1149.1)技術。JTAG(聯合測試行動組)功能包括基本的輸入/輸出邊界掃描控制(由1149.1規範確定)以及內部資源的重新編程性和控制。數字設計中所用的很多元件都具有JTAG性能。微處理器可用JTAG提供調試接入。FPGA和CPLD可用JTAG編程。這些JTAG性能為製造、設計和服務人員提供一個強有力的生產高質量板的工具。

  在系統中實現JTAG控制邏輯時,考慮DFT(design-for-test),而這與一般的FPGA設計技術是矛盾的。

  DFT設計考慮包括:

  ·主要的測試/調試能力必須與系統開發每個階段的FPGA功能無關。

  ·FPGA需要在現場更新測試控制邏輯,並且在重新編程期間應變得不起作用。假若希望系統是「5個9」(99.999%)可用的,則需要另一種FPGA結構。

  ·FPGA通常是JTAG掃描鏈的部分,而且感興趣的是FPGA互連的檢驗。FTAG控制邏輯不能置FPGA進入測試模式,並同時工作在非測試模式。

  一個小的定製非易失性的即時接通可編程邏輯(PLD)能很好的適合系統DFT考慮。這樣的一種器件可提供足夠的邏輯和足夠的I/O組,使其容易調試和接口到JTAG,以便提供測試性、重新可編程性的控制功能性。這使得小的PLD成為板測試無故障的理想元件。

  典型的PCB測試結構

  JTAG的主要用途集成在製造測試。它對開發環境有損害,它主要是處理任務而不是製造級連接性測試。圖1示出典型的PCB測試結構。

  圖1示出一個微處理器基系統和連接到一個JTAG接頭的器件鏈路。這是一個簡單的框圖。

  JTAG接頭和與它較連的所有器件是單串行鏈路。所有邊界掃描和系統中的測試邏輯都是做為單結構連接的。構成測試系統進入邏輯子單元,其靈活性是有限的。JTAG鏈路的長度受TCK(測試時鐘)扇出和TMS(測試模式選擇)限制。

  微處理器具有一些調試控制形式,而這種控而這種控制部分或全部由JTAG管理。某些調試工具與JTAG鏈路中的其他器件不能很好的共存,這就是為什麼圖1中的微處理器與JTAG鏈路中的其他器件是獨立的。

  有一些方法(如TCK和TMS線上的附加分立緩衝器)可以解決這些問題。用多個JTAG接頭也可以做成幾個JTAG鏈路。此方案為了能測試整個系統,應具備驅動多個JTAT接頭的測試設備。

  在這種實現方案中,到測試和編程接口的接入需要有鏈路配置的詳細知識,即採用各種硬體接頭和硬體配置的知識。只有廠家或檢修人員可以接入可測試性接口和更新任何可編程器件。

  埠連接

  改善系統靈活性的一種方法是增加多個接頭到板上。具有同時連接幾個JTAG接頭的JTAG測試器能夠接入每個分立的JTAG掃描鏈路。

  JTAG掃描鏈路可以構建進邏輯單元,而單個JTEG埠鏈路器(port Linker)示於圖2,它可以大大地簡化硬體接口,並可增加多鏈路進入邏輯單元的靈活性。

  埠鏈路器是使單個物理JTAG連接器能接入幾個獨立JTAG鏈路之一鏈路的器件。埠鏈路器呈現在具有JTAG測試接入埠和1組控制寄存器的物理接頭中,控制寄存器允許獨立JTAG埠的任意互連。在物理JTAGA接頭中可見的鏈路長度,將隨鏈路PORT#1~#4的使能或斷開而增加或減少。

  埠鏈路器改善了系統的JTAG能力,因為現在JTAG鏈路可以分成功能模塊。埠鏈路器也可提供每個JTAG鏈路自身的TCK和TMS線,這降低了緩衝器驅動和扇出的限制。如果需要,可編程器件也可以單獨接入另外的邏輯器件。

  板設計人員為了最大功效可以選擇如何組織測試、編程和調試鏈路。

  注意,在這種方案中,微處理器保持在分立鏈路,仍然對於JTAG任何邏輯都沒有接入。當設計變成產品最終到達消費者手中或處在服務中時,系統的微處理器提供重要的能力。微處理器通常與某些通信通道形式接口。這可以是Ethernet,WiFi或Bluetooth,或一些其他共同標準。假若微處理器具有到JTAG邏輯的接入,則可以利用微處理器的通信通道來執行診斷或PLD更新。

  到JTAG的並行接口

  微處理接入到JTAG鏈路的一種方法是採用並行總線到JTAG串行總線接口器件。這種器件提供一組寄存器,這些寄存器與微處理之間以並存方式傳輸數據。邏輯變換並行接入為串行JTAG協議。現在微處理器具有一種與板上JTAG邏輯相互連繫的手段。

  圖3示出可以連接到基本JTAG鏈路的並行到JTAG的變換。此方案也必須具有斷開JTAG輸出的能力。若輸出不斷開(即處於三態),則用外接測試設備是不可能的。

  此方案用一個外部變換替代控制器的埠I/O能力。設計人員必須權衡用固件控制執行,此功能比直接尋址外部變換邏輯所需的總線開銷要少。

  橋接在一起

  測試系統可分為兩部分:埠鏈路器和並行到JTAG變換器。假定用分立可編程邏輯器件實現這兩部分邏輯,則必須解決如何編程這些器件的問題。這些器件的每個部分都需要另外的專門JTAG接頭或複雜開關系統的某種形式來控制TMS或TCK線。

  替代這些功能於兩個較小PLD器件的方法是把此邏輯置到一個較大的PLD器件中。圖4示出如何把整個設計在單個PLD中。

  Lattice Semiconductor公司的Machxo PLD設計把上面所描述的元件和另外的一些性能組合在一起:

  ·模塊A是並行到JTAG變換模塊。

  ·模塊B是埠連結器。

  ·模塊C是Machxo PLD專門的JTAG埠。

  ·模塊D是微處理器/微控制器JTAG埠。

  此設計有幾個關鍵點。第一是用單個JTAG接頭編程PLD和連接外部製造/診斷設備。第二點是用1×3接頭控制TMS引腳的目的地到模塊C。在PCB開始裝配時,PLD是空白的,而且必須編程,在1~2引腳之間短路連接允許JTAG和編程接頭驅動PLD的TMS線。可以編程PLD板組裝之後才能進行短路。在所有其他情況下,引腳2~3之間放置跳接線。

  被編程的PLD已準備好執行製造、測試、調試和維修等任務。

  製造測試

  製造是PLD設計的第一受益者,製造感興趣的是確認線跡沒有短路和沒有開路。用JTAG測試設備和一組可靠的JTAG鏈路是能夠確認連接是否正確。

  用埠連接器把JTAG鏈路隔離為更小的子單元,可把目標定在PCB上未端的邏輯單元。測試可以執行得更快,因為可以控制邊界掃描鏈長度。也可以更快地進行初始化可編程器件。

  JTAG執行測試的主要接口是JTAG和編程接頭。假若測試人員在執行測試前不需要改變板上的任何跳接線或其他設備,這就更好。JTAG和編程接頭上的備用引腳可做為使能/斷開和多路轉換器選擇。此選擇/使能引腳自動處理埠鏈路器模塊的3態port# 4並開關內部多路轉換器。多路轉換器選擇JTAG和編程接頭或並行到JTAG變換邏輯。這允許製造和測試的連接JTAG測試設備,而不需要調節PCB上的任何短接。

  工程開發

  用PLD控制測試過程能為工程開發提供良好的互連測試。然而,FPGA/PLD和固件設計人員現在可以開始做硬體工作。

  PCB開發是一個反覆的過程,工程師經常改變可編程器件的內容。工程師一般也用微處理器和調試工具。

  在開發和調試過程中的早期,固件和微處理器控制可能不是完整的工作。在此期間,由於JTAG和可編程接頭接口可初始化可編程邏輯器件。

  板開發早期要做的另一事情是開發微處理器控制碼。固件會有錯誤需要調試。完成調試的方法是用JTAG基調試工具。採用JTAG基調試工具引起的一個問題是這種工具要求微處理器只能有一個器件連接到微處理器的JTAG I/O。這樣要求與製造組的需要是矛盾的。然而,圖4所建議的方案早已解決了此問題。

  固件工程師能夠接入調試埠,而不會干擾JTAG鏈路的邏輯。在微處理器碼調試期間獲得微處理器JTAG埠的全部控制,而能夠用JTAG調試工具。假如沒有測試工具連接到JTAG和編程接頭,則固件工程師除希望有到微處理器的鏈路外,也有在所有JTAG鏈路的接入。現在,固件工程師能夠增加板的測試能力。現在,固件工程師能夠增加板的測試能力。微處理器控制的測試程序經常是固有的或是動態下載,這取決於系統資源。測試程序可返回到製造組,允許更徹底地測試板的裝配板。

  在現場JTAG所提供的全面製造和調試測試,對現場PCB提高質量和可靠性是很有價值的。

  如前所述,PCB板上可有一個微處理器來執行通過/不通過測試。很多帶微處理器的系統也具有通信通道的某種形式。假若通信通道是無線或有線Internet連接,則現場工程師可以遠程初始化診斷測試。遠程初始化診斷測試與製造測試工程師所做的應具有相同的能力。甚至板不具備遠程接入,但維修人員仍從可用的編程和JTAG接頭中受益。

  不管測試性能是如何接入,沒有必要為維修而接入這些性能發的系統,或需要高度可重配置分散觸發的系統。

  對每個LXIA級設備,兩個觸發總線連接器是並聯接線的,以方便菊鏈分段的實現,在此場合,硬體觸發總線在每段的端點處需一個端接器,每段總線最多可連接16個LXI設備。

  每條觸發總線有1個驅動器和幾個接收器,具體配置由觸發總線模式決定。A級支持兩種觸發配置:

  ·驅動模式:此配置將觸發事件傳輸至連接在同一條總線上的一個或多個接收器。

  ·線或模式:此配置支持多點至多點觸發傳輸模式。在此模式,可讓多個觸發源啟動觸發,多個接收器接收生成的觸發事件。當配置成線或模式時,與LXI觸發接收器相關聯的一個觸發器配置成基本觸發源,每個觸發源使用並聯的驅動器來驅動。

  LXI觸發總線的附加功能要求有:

  ·8條觸發器全部路由至模塊內設置的每個觸發功能,當為每個特定功能分配觸發線時,可達到最大的靈活性。

  ·在每條觸發器線上同時驅動/檢測。

  ·為每條觸發線設置邊沿檢測或電平檢測。

  A級設備為用戶和儀器供應商提供了用硬體觸發連接創建儀器分系統的能力,其典型應用是合成儀器系統,這類系統是由幾個源/測量構件組成的,由LXI觸發線提供模塊內固有的時鐘和觸發。此外,在幾個遠地放置的分系統間通信,可用消息通信方式實現。A級設備允許使用硬體或LAN觸發來啟動測量事件,為分布式測量或數據採集系統提供了更高的靈活性。

  結語

  定義3種不同的LXI產品等級為生產和部署產品提供更多的靈活性,既能滿足特定的要求而又不增加系統的複雜性和成本。同時,無IEEE1588PTP功能的LAN基產品有助於加速標準的推廣,促進LXI產品的研發。一旦條件成熟,不僅能迅速地將現有Ethernet基儀器更新為C級設備,還能創建更多功能齊備的A級或B級設備。(東華)

相關焦點

  • 微處理器和JTAG總線橋接接口(06-100)
    為適應所需的大量邏輯數和數據率,設計人員可選用FPGA。FPGA在相對小的空間內,以多引腳數封裝提供巨大數量的數字邏輯門。本文引用地址:http://www.eepw.com.cn/article/81431.htm  在印刷電路板(PCB)放置多個多引腳FPGA和其他器件,確保所有互連的完整無損是比較困難的。
  • 計算機總線和接口類型
    系統外總線標準指系統互連時遵循的各種標準,多表現為微機對外的標準接口插頭,有時也稱為接口標準,如EIA RS-232異步串行接口標準、USB通用串行接口標準、IEEE-488通用並行接口標準等。本文引用地址:http://www.eepw.com.cn/article/201612/330412.htm///////////////////////////////////////////////////////////////////////////////////////任何一個微處理器都要與一定數量的部件和外圍設備
  • JTAG調試接口電路圖設計
    JTAG接口主要包括以下四個引腳:TMS TCK TDI和TCO及一個可選配的引腳TRST,用於驅動電路模塊和控制執行規定的操作。各引腳的功能如下:  TCK:JTAG測試時鐘,為TAP控制器和寄存器提供測試參考。在TCK的同步作用下通過TDI和TDO引腳串行移入或移出數據及指令。同時,TCK為TAP控制器狀態機提供時鐘。
  • 第二章 8086微處理器
    3、高速緩衝存儲器Cache:大大減少了CPU讀取指令和操作數所需的時間,使CPU的執行速度顯著提高。4、8086是16位微處理器,有16條數據總線,可以處理8位或16位數據,有20條地址總線,可以直接尋址2^20=1M個存儲單元和64K個I/O埠。
  • 採用PEX8311橋接晶片和Linux作業系統實現PCIE/104板卡的設計
    本文採用了PLX公司的PEX8311橋接晶片,完成了PCIE到局部總線接口的轉換,應用PLX公司提供的開發工具在Linux作業系統下實現了板卡的驅動應用。在軟硬體兩方面進行了設計,完成了PCIE/104板卡的功能,升級了系統的總線。 1、 PCIE/104高速信號接口卡的系統 PCIE/104高速信號接口卡的系統設計方案如圖1所示。
  • JTAG接口技術及ETM
    在ARM9TDMI外部測試模式下低電平表示將獲取數據總線上輸入的數據,高電平表示將要輸出掃描鏈上存儲的數據。本文引用地址:http://www.eepw.com.cn/article/201611/319139.htm— 在ARM9TDMI進入調試狀態時,SYSSPEED將輸出。低電平表示微內核現在進入斷點調試,高電平表示微內核進入觀察點調試狀態。
  • 系統總線是什麼_系統總線分為哪三類
    這個技術的開發是用來降低成本和促進模塊化。系統總線結合數據總線的功能來搭載信息,地址總線來決定將信息送往何處,控制總線來決定如何動作。雖然系統總線於1970年代至1980年代廣受歡迎,但是現代的計算機卻使用不同的分離總線來做更多特定需求用途。
  • 硬碟接口or總線標準?
    總線標準or硬碟接口? 我們今天就來徹底的了解一下! 一、總線標準 SATA是一種串行總線(或 串行ATA),是用於連接SSD、HDD 和光碟驅動器的存儲協議 。
  • 總線插槽是什麼 - CSDN
    PCI是在CPU和原來的系統總線之間插入的一級總線,具體由一個橋接電路實現對這一層的管理,並實現上下之間的接口以協調數據的傳送。管理器提供了信號。
  • 基於FPGA的航空總線協議接口設計
    總線系統由一個總線控制器(BC)與不多於31個的遠程終端(RT)組成,有時系統中還可加入總線監控器(MT)。總線上傳輸的信息格式主要有BC到RT,RT到BC,RT到RT,以及廣播方式和系統控制方式。總線接口協議實現是基於Xilinx Virtex-II Pro開發系統平臺,Virtex-II Pro開發平臺是整個系統的核心。這樣可以快速搭建1553B總線實現平臺。系統的硬體平臺主要由Vinex-II Pro開發板、總線轉換器、總線終端設備和主控計算機構成,系統結構如圖1所示。
  • 【E課堂】盤點常見總線類型
    控制信號中,有的是微處理器送往存儲器和I/O接口電路的;也有是其它部件反饋給CPU的,比如:中斷申請信號、復位信號、總線請求信號、設備就緒信號等。  2、按照傳輸數據的方式劃分,可以分為串行總線和並行總線。串行總線中,二進位數據逐位通過一根數據線發送到目的器件;並行總線的數據線通常超過2根。常見的串行總線有SPI、I2C、USB及RS232等。
  • 基於PCI總線的GP-IB接口電路設計
    接口電路設計,重點闡述PCI總線接口狀態機的設計。關鍵詞: PCI;狀態機;GP-IB;EPLD前言  基於PCI總線的GP-IB接口電路框圖如圖1所示,工控機採用PCI-104堆棧結構,通過PCI總線和EPLD相連,數據總線為32bit,傳輸速率為
  • 基於I2C總線技術的USB接口設計
    數據傳輸可靠,USB設備在發送 數據時支持 數據偵錯和糾錯功能,增強了數據傳輸的可靠性。設備安裝和配置容易,安裝USB設備不必 再打開機箱,增減設備不用關閉計算機,所有USB設備支持熱插拔,系統對他進行自動配置 。易於擴展,外設接口之間採用菊花鏈形式連接通過使用Hub擴展可連接多達127個外設。能 夠採用總線供電,USB總線提供最大達5 V電壓,500 mA電流,可為小型設備供電。
  • 5分鐘了解單片機數據、地址、控制總線結構!
    > 計算機系統是以微處理器為核心的,各器件要與微處理器相連,且必須協調工作,所以在微處理機中引入了總線的概念,各器件共同享用總線,任何時候只能有一個器件發送數據(可以有多個器件同時接收數據) 。 計算機的總線分為控制總線、地址總線和數據總線等三種。而數據總線用於傳送數據,控制總線用於傳送控制信號, 地址總線則用於選擇存儲單元或外設。
  • 總線類型最全匯總!趕緊get起來
    工程師為了簡化硬體電路設計、簡化系統結構,常用一組線路,配置以適當的接口電路,與各部件和外圍設備連接,這組共用的連接線路被稱為總線。另外就是採用總線結構便於部件和設備的擴充,尤其制定了統一的總線標準則容易使不同設備間實現互連。
  • CAN總線EV電控系統通信的原理是什麼?如何去設計?
    利用CAN總線開發的純電動車(EV)電控系統的通信網絡具有通信速率高、準確、可靠性高的特點,易於整車控制網絡的連接和管理,為傳感器信號、各個控制單元的計算信息和運行狀態的共享以及隨車或離車故障診斷等提供了基礎平臺,同時開發基於該通信網絡的控制器在線標定和實時監測系統也成為可能。
  • 應工程師需求,今天來盤點一下常見總線類型
    工程師為了簡化硬體電路設計、簡化系統結構,常用一組線路,配置以適當的接口電路,與各部件和外圍設備連接,這組共用的連接線路被稱為總線。另外就是採用總線結構便於部件和設備的擴充,尤其制定了統一的總線標準則容易使不同設備間實現互連。
  • PCI總線通用接口晶片CH361及其應用
    可用於製作低成本的PCI總線的計算機板卡,同時也可以利用它把原來的ISA總線卡移植到PCI總線上。文中在介紹了CH361的特點、功能和工作模式的基礎上,重點介紹了CH361與PCI總線、存儲器、擴展ROM和I/O埠的接口電路。
  • 基於JTAG邊界掃描方式的重構控制器的設計
    ,將指令和數據掃描到FPGA內部邊界掃描電路指令寄存器和數據寄存器中。它主要包括ARM處理器、FPGA、Flash存儲器,各功能部件主要功能如下:  (1) ARM處理器,其主要功能是控制模擬JTAG接口的FPGA讀取Flash存儲器中的重構方案,實現在系統配置;  (2) FPGA協處理器選用Xilinx公司SPARTEN3AN系列,是基於非易失性存儲的FPGA,自身帶有PROM,它作為外部總線和ARM控制器之間的雙埠,主要功能是模擬JTAG
  • 太陽能熱水器中一線通信接口轉換電路的設計
    安裝在戶外的主控制器主要完成水位和水溫的實時檢測和水泵的開關控制,戶內的線控器主要實現顯示狀態及控制功能。  1 系統結構框圖  太陽能熱水器控制系統組成框圖如1所示。  主控制器與線控器均採用微處理器作為核心器件。微處理器內部帶有通用異步收發器(UART),其硬體上有兩根引線,一根為接收線,一根為發送線,接口電平為CMOS電平。