上下拉電阻怎麼理解

2020-12-05 小亮談電氣

在我們看到的板子上或者電路中,電阻也許是出鏡最多的元件了,儘管個頭不大,但是數量上佔盡空間。電阻在電路中起限制電流的作用,也有分壓和調節電位的作用。那電路中的電阻到底是幹什麼的,不加行不行,又是為什要加?加多大阻值呢?

其實不說,咱們心裡也有底,不加肯定不行,要不人家加它幹嘛,又不省錢。這篇文章先說下,電阻用途中的兩個因位置而命名的電阻:上拉電阻和下拉電阻。

我們可以這麼理解,上拉就是將不確定的電位信號通過一個電阻保持在高電平,肯定有人會說那整個導線連上,不是也可以嗎?可以是可以,但是一但出現問題,大電流會導致元件犧牲的,上拉電阻不僅保證電位,同時有限流作用。

下拉電阻就是把電信號保持在一個較低的電平上,同樣的,也可以限流。

比如我們的單片機的P0口,就是需要上拉電阻的,很多教程和板子上都有介紹,主要是因為如果不加上拉電阻,當系統設置P0為高電平時,埠處於可讀狀態,沒有上拉電阻來保持電位,會導致埠電位出現隨意,幹擾大的情況下,可能誤動作。因此當把埠上拉到電源電壓時,只要沒有信號,此位置會一直穩定保持電源電壓,當外部設備將埠置0,上拉電阻還會起到限流作用,防止短路。上拉電阻通過的電流很小,可以忽略不計。以4.7

可以這麼認為,對於單片機的I/O埠來說,內部通過控制高低電平相當於控制這個O/O口與其內部的負極或非常大的電阻相連,為低電平0V時,是控制IC晶片的引腳在晶片內與GND連接;為高電平時,這個時候I/O口引腳在晶片內是與非常大的電阻相連接的,通過電阻接到電源,這樣就可以得到高電位,同電流很小。就像萬用表測電壓一樣。

下拉電阻與上拉基本一樣,只是上拉可以讓埠保持高電位,下拉可以讓埠保持低電位。同時都有限流防止短路的作用。

總結下,有以下幾點

提高電壓

當通訊電路驅動場效應管電路時,如果通訊電路輸出的高電平低於電路的最低高電平,這時就需要在輸出端接上拉電阻,以提高輸出高電平的值;

加大輸出引腳的驅動能力

通過引腳增加上拉電阻,相當於多了一條電流迴路,可以增加引腳的功率,單片機引腳上常使用上拉電阻。

防靜電、防幹擾

在晶片上,為了防止靜電造成損壞,不用的引腳不能懸空,一般接上拉電阻降低輸入阻抗,提供洩荷通路。同時引腳懸空就會像天線一樣,比較容易接收外界的電磁幹擾,造成晶片工作異常。

阻抗匹配

抑制反射波幹擾,長線傳輸中電阻不匹配容易引起反射波幹擾,加上下拉電阻使電阻匹配,能有效的抑制反射波幹擾。

預設狀態/默認電位

在一些CMOS輸入端接上拉或下拉電阻是為了預設默認電位。當不用這些引腳時,這些輸入端下拉接低電平或上拉接高電平。51就默認高電平。

關於電阻還有很多,比如終端電阻,限流電阻,匹配電阻等等。以後有空再分享吧

相關焦點

  • RS485的上下拉電阻如何選擇?
    因此為了防止485總線出現上述情況,通常在485總線上增加上下拉電阻(通常A接上拉電阻,B總線下拉電阻)。若使用隔離RS-485收發模塊(例如RSM485PCHT),由於模塊內部具有上下拉電阻(對於RSM485PCHT,內部上下拉電阻為24kΩ),因此在模塊外部一般不需要增加上下拉電阻。
  • 深談GPIO及上下拉電阻
    很多人一看到這個標題,相信都會嘴角一揚,鄙視地笑了:GPIO和上下拉電阻有什麼好談的,不就是一個電阻接地或者接電源嗎?學電子的第一堂課就學了。實際上,上下拉電阻這裡的學問深著呢,各位要是不信,先用下面幾個實例自測一下,再決定要不要學一下。
  • 詳解RS-485上下拉電阻的選擇
    因此為了防止485總線出現上述情況,通常在485總線上增加上下拉電阻(通常A接上拉電阻,B總線下拉電阻)。若使用隔離RS-485收發模塊(例如RSM485PCHT),由於模塊內部具有上下拉電阻(對於RSM485PCHT,內部上下拉電阻為24kΩ),因此在模塊外部一般不需要增加上下拉電阻。  1、什麼情況下需要加上下拉電阻?
  • 單片機上拉電阻、下拉電阻詳解
    是不是經常聽別人講,加個上拉電阻試試看,加個下拉電阻試試看,是不是還在疑惑上下拉電阻是什麼,該怎麼用,什麼時候用,有什麼用途?
  • 上下拉電阻那些事
    )輸出,那麼不用上拉電阻是不能工作的,這個很容易理解,管子沒有電源就不能輸出高電平了。  2  如果輸出電流比較大,輸出的電平就會降低(電路中已經有了一個上拉電阻,但是電阻太大,壓降太高),就可以用上拉電阻提供電流分量,把電平「拉高」。(就是並個電阻在IC內部的上拉電阻上,讓它的壓降小一點)。當然管子按需要該工作在線性範圍的上拉電阻不能太小。當然也會用這個方式來實現門電路電平的匹配。
  • USB上下拉電阻
    USB協議要求的,1.5K上拉在D+時表示是全速設備,在D-表示不是全速設備有些方案裡面(比如PNX5230)推薦D+/D-接下拉1M的電阻是為了提高數據傳輸穩定性的
  • 如何將單片機的上拉電阻配置為上拉輸入模式
    1.什麼是上拉電阻 在學習單片機的時候,我們經常遇到一組名詞:上拉電阻和下拉電阻,通過學習我們知道上下拉電阻不僅能使當前電平穩定避免受到幹擾,同時上拉電阻還能提高單片機的驅動能力。 閱讀擴展:什麼是單片機的上拉電阻?點擊閱讀。 2.
  • 深入了解上拉電阻和下拉電阻
    當IC的I/O埠,節點為高電平時,節點處和GND之間的阻抗很大,可以理解為無窮大,這個時候通過上拉電阻(如4.7K歐,10K歐電阻)接到VCC上,上拉電阻的分壓幾乎可以忽略不計;當I/O埠節點需要為低電平時,直接接GND就可以了,這個時候VCC與GND是通過剛才的上拉電阻(如4.7K歐,10K歐電阻)連接的,通過的電流很小,可以忽略不計
  • 主板上的電容、電阻、電子元件都是幹嘛的
    電腦主板的電子元件包括電容、電阻、電感、二極體、三極體等等,其實這些原件都各有其功能,從而形成一整套線路,支撐著電路的正常工作,經過嚴格的測試,缺一不可,為數據輸入和輸出、數據的解碼和運算、聲音的放大等等提供一個完整的連接。
  • 對模擬電路中上下拉電阻作用的一點小總結
    二、上下拉電阻作用:  1、提高電壓準位:a.當TTL電路驅動COMS電路時,如果TTL電路輸出的高電平低於COMS電路的最低高電平(一般為3.5V), 這時就需要在TTL的輸出端接上拉電阻,以提高輸出高電平的值。b.OC門電路必須加上拉電阻,以提高輸出的搞電平值。
  • 上拉電阻如何拉高電平原理分析
    在數字電路中,只有二種狀態,要麼是高電平,要麼是低電平,在通電初期,這些輸出狀態是不確定的,為了使電路確定狀態,必需使用上拉電阻或下拉電阻,使一個原來不確定電平變高的叫上拉電阻,否則就是下拉電阻,上拉電阻就是從電源上接一隻電阻到這個狀態口上就可以了,(就是把高的電壓加到這個點上去,這個點的電位就高了)下拉電阻的接法,從這個狀態口接一隻電阻到負極(或數字接地),因電路形式與類別不同
  • 電子軟硬體設計之初識電阻
    圖1 電阻這個代表此電阻編號為R1,阻值是4.7K。什麼是電阻,顧名思義,就是對電流起到阻礙作用的一種導體。而阻值,就是將這種阻礙作用,以具體數值的方式顯現,阻值越大,對電流的阻礙作用就越大。按照電阻的樣式,有插件與貼片2種方式。在產品越來越小型化的設計中,貼片電阻的使用頻率也越來越高。下面就講下貼片電阻。貼片電阻就是將電阻做成了一個個片狀的樣式,有大有小。我們常提到0603、0805,就是貼片電阻所用的封裝,這也是貼片電阻的形狀大小。那麼0603又是什麼含義呢?
  • 什麼是上拉電阻,下拉電阻?
    上拉電阻和下拉電阻一般在數字電路中最為常見,在模擬電子電路中有時也會見到,很多初學電子的朋友看到它們很困惑,下面我與朋友們分享一下什麼是上拉電阻和什麼是下拉電阻,並聊聊它們在電子電路中的作用。上拉電阻下面我先說說最為常見的上拉電阻,我們所說的上拉電阻其實就是將不確定的信號通過一個電阻拉到高電平,有時這個電阻也能起到一個限流作用。比如我們常見的單片電路中,我記得在以51為內核的單片機中有一組P0口,在使用這組P0口時它的外面就需要加一排10K的電阻,我們就稱為這些電阻叫上拉電阻。
  • 合金電阻怎麼識別
    打開APP 合金電阻怎麼識別 網絡整理 發表於 2019-12-11 15:35:31   合金電阻怎麼識別   合電阻的識別方法如下:   ( 1 )直接的標準方法是容易理解的。
  • 帶你理解上拉電阻與下拉電阻
    百度一下上拉電阻與下拉電阻,一堆一堆的解釋就出來了,不過,好像沒有一個解釋的通熟易懂的,可能是寫解釋的人水平太高了,說的話小編也聽不懂。
  • 電子菸電阻可以調嗎_電子菸的電阻怎麼調整
    這種霧化器電阻值的變化統稱為「跳阻」,跳阻是怎麼產生的呢?對電子菸使用又有哪些影響呢? 跳阻是什麼? 「跳阻」是電阻值變化的一種,通常用來形容霧化器電阻值的波動變化,分為「小幅度」跳阻和「大幅度」跳阻。
  • 接地電阻測試記錄表_接地電阻測試記錄_萬用表怎麼測接地電阻
    打開APP 接地電阻測試記錄表_接地電阻測試記錄_萬用表怎麼測接地電阻 發表於 2017-11-30 16:19:48   接地電阻測試記錄_接地電阻測試記錄範例   接地電阻測試記錄應該要怎麼寫呢?
  • 數字電路中上拉電阻和下拉電阻作用和選用選擇
    7、長線傳輸中電阻不匹配容易引起反射波幹擾,加上下拉電阻是電阻匹配,有效的抑制反射波幹擾。  上拉電阻阻值的選擇原則包括:  1、從節約功耗及晶片的灌電流能力考慮應當足夠大;電阻大,電流小。  2、從確保足夠的驅動電流考慮應當足夠小;電阻小,電流大。  3、對於高速電路,過大的上拉電阻可能邊沿變平緩。
  • 單片機上拉電阻應用及阻值選擇原則
    5、晶片的管腳加上拉電阻來提高輸出電平,從而提高晶片輸入信號的噪聲容限增強抗幹擾能力。 6、提高總線的抗電磁幹擾能力。管腳懸空就比較容易接受外界的電磁幹擾。 7、長線傳輸中電阻不匹配容易引起反射波幹擾,加上下拉電阻是電阻匹配,有效的抑制反射波幹擾。