Lte所選擇的上行傳輸方案是一個新變量：SC-FDMA(單載波-頻分多址)相比於傳統OFDMA其優點是既有單載波的低峰均功率比(PAPR)，又有多載波的可靠性。在上行鏈路這點特別重要，較低的PAPR可在傳輸功效方面極大提高移動終端的性能，因此可延長電池使用壽命。代表LTE物理上行共享信道(PUSCH)的基帶信號產生過程如圖1所示[1]。
本文引用地址：http://www.eepw.com.cn/article/148763.htm圖1中的轉換預編碼是由一種對稱形式DFT完成，其種類及變換長度L=2k1×3k2×5k3(L≤1 200)見表1。
轉換預編碼是根據不同的輸入長度L動態地執行表1中的一種DFT。其主要特點是包含的DFT種類多、規模龐大，這給硬體設計帶來挑戰。以前的文獻大都以基2或單個混合基FFT[6]為重點進行闡述，而以多種混合基FFT為核心的文章還很難發現。本文提出一種基於FPGA的轉換預編碼解決方案。
1 算法選擇
Cooley-Tukey算法和Good-Thomas算法是當前流行的FFT算法，文獻[2]中已對其原理進行過深入討論，這裡不再贅述。
(1)Cooley-Tukey算法具有良好的模塊性，並且可以實現原位計算，對輸入數據以及旋轉因子的抽取具有規律性。文獻[3]提出的一種基3 FFT算法是Cooley-Tukey算法應用在基3 FFT中的另一種表述。這一算法區別於其他FFT算法的一個重要事實就是因子可以任意選取，通用性強，且所有的運算單元均相同，易於實現。
(2)Good-Thomas算法只適合因子互質的情況，由於避免了中間級乘旋轉因子的運算，因此比Cooley-Tukey算法的運算次數少得多。FFT點數越大，越能體現其在節省資源方面的優點。
文獻[4]提出一種基於Cooley-Tukey算法的傳輸預編碼解決方案。此方案的優點是操作簡單、模塊規則、利於編程實現;缺點是需要做的級間旋轉因子乘法較多(最多達幾百)，乘法器和存儲器等硬體資源開銷較大，同時將大大增加係數初始化的工作量。對幾種不同長度FFT運算量進行比較見表2。
表2中的混合算法指Good-Thomas算法與Cooley-Tukey算法相結合。可以看出，Good-Thomas算法與Cooley-Tukey算法相結合與文獻[4]相比，減少了級間旋轉因子乘法數，可以有效降低運算量，這些運算量的降低對整個系統的實現起著至關重要的作用，而其付出的代價只是複雜度的略微提升。
綜上所述，在實現混合FFT時，選擇Good-Thomas算法與Cooley-Tukey算法相結合，且優先選擇Good-Thomas算法，其次為Cooley-Tukey算法，系統設計將從Good-Thomas算法出發。
2 總體結構設計
從表1中看出，LTE上行轉換預編碼要進行的FFT變換種類多，但每一種變換的架構是相似的，都是由基2及非基2點FFT的公共模塊組成。基2有點數為4，8，16，32，64，128，256的模塊，非基2的有點數為3，9，15，27，45，75，81，135，225和243的模塊，只要抽出這些公共模塊並精心設計，再合理地調用，就會順利完成這個看似繁瑣的工作。
圖2所示總體結構框圖中，模塊A和C分別為數據輸入和輸出模塊;模塊B為數據處理模塊，其主要思想是動態配置和公共模塊的復用，內部FFT模塊事先單獨生成，MUX1，MUX2是選擇器，在不同輸入點數的情況下動態配置不同的內部FFT模塊來組合成外層FFT，這樣內部FFT模塊就可以達到復用的目的，可以大大減少總體資源耗用，而處理速度也與單獨執行各FFT相當。
3 硬體實現
在實際應用中，一般由FPGA完成需要快速和較為固定的運算，由DSP完成靈活多變和運算量較大的任務[7]。Xilinx Virtex-5 SXT平臺針對具有低功耗串行連接功能的DSP和存儲器密集型應用進行了優化，具有硬體結構可重構的特點，適合算法結構固定、運算量大的前端數位訊號處理，可以大量卸載這些功能，釋放DSP帶寬以處理其他功能，所有這一切都使得FPGA在數位訊號處理領域顯示出自己特有的優勢。
3.1 地址映射
以1 080點FFT在圖2所示系統中的實現過程分析系統工作原理。因為1 080=8×135，且8和135互質，故外層採用Good-Thomas算法。
輸入地址映射：
FPGA內嵌Block RAM的使用可以大大節省FPGA的可配置邏輯功能塊(CLB)資源。Good-Thomas算法需要對輸入輸出數據進行排序，輸入輸出端處理方法相同，這裡只介紹輸入端處理。在輸入端，鑑於Block RAM的特徵，設置一個ROM和RAM，如圖2模塊A所示。對於不同長度的FFT，ROM不同，但RAM可以共用。在ROM裡預先存放輸入數據在RAM1中的位置序號，此位置序號由(1)式得到，在時鐘沿到來時，先順序讀出存儲在ROM中的位置序號，將此數作為RAM1的地址輸入，就能將輸入數據存放到RAM1中的不同位置。這樣在輸入數據的同時完成了數據的排序，一舉兩得。1 080點FFT的輸入和輸出端地址索引如圖2所示，其邏輯時序圖見圖3。圖3中，RAM_in由測試數據xn_i和xn_r進行位拼接後輸入。
3.2 內部FFT處理單元
當進行圖2模塊B中的操作時，內部FFT模塊先單獨生成。Xilinx提供的FFT IP核適用於基2點的FFT變換，其所採用的算法為Cooley-Tukey算法，變換長度為N=pow2(m)，m=3~16，數據採樣精度和旋轉因子精度都為8~24，故模塊B的8、16、32、64、128及256點FFT都可用IP核生成。選擇「Pipelined,streaming I/O」生成基2點FFT模塊，可以減少整體處理時間。15、45、75、135、225點FFT模塊的外層算法是Good-Thomas算法，其餘採用Cooley-Tukey算法實現。