O 引言
隨著電子技術的發展,尤其是目前可攜式產品的迅速發展,電源IC發揮的作用越來越大,同時電子市場對電源管理IC的需求也越來越高。電源電路的性能良好與否直接影響著整個電子產品的精度、穩定性和可靠性。低壓LDO需要有低壓誤差放大器和低壓帶隙,其中低壓帶隙同樣需要低壓運放。在本文中採用特殊結構的低壓運放,以免在增加電荷泵的同時,也增加了功耗和電荷泵波動對輸出電壓的影響。但是採用低壓運放也有缺點,這種結構的運放一般較為複雜,需要進行多級級聯,並且需要增加複雜的補償電路來確保整個電路的穩定性。本文所設計的電路從總體上可劃分為電壓基準源(BANDGAP),誤差放大器(ERR-AMP),過溫保護電路(OTP),短路保護電路(SHD),使能控制和驅動模塊(調整管、反饋網絡、補償元件)等幾個模塊組成,其中輸出電容是外置元件,用於頻率補償及改善瞬態特性。
1 電路的設計與分析
1.1 帶隙基準電路
在數字和模擬電路中,對基準電壓源的要求越來越嚴格,他們必須對溫度以及供電電壓是不靈敏的,例如鎖相環、存儲系統以及模/數轉換電路中的比較器等。目前,這些電路都是通過CMOS技術來實現;相應的,帶隙基準電路不僅要工作在低電壓下,同時也要通過典型的數字CMOS技術來實現。
目前有兩個主要的因數限制了低壓基準源的實現,第一個是傳統的帶隙基準源的輸出電壓大約為1.25 V,因而其供給電壓不可能低於這個值;第二個是基準電路中所使用的放大器的供給電壓的大小以及共模電壓輸入範圍都不能提低。文獻中的基準源採用了電流模型的方式,然而這個電路雖然有可能解決供電電壓限制的難題卻需要額外增加一個啟動信號,並且它的器件必須是耗盡型的,這種工藝是無法用典型的BICMOS工藝來實現的;文獻中分別採用襯底驅動及調節閾值電壓的方法來降低供給電壓,以實現低壓基準源,但這些電路很容易受到噪聲信號的影響,這些噪聲是由於反饋信號通過襯底來傳輸而產生的。所以,本文提出了一種低壓基準電路來解決上述所提到的問題,此電路最低可工作於1 V。
1.1.1 低壓帶隙基準電路
如圖1所示,為了降低電源電壓,該電路對傳統帶隙進行了VP和VN兩點到地的摺疊。負反饋迴路包括運放和一對匹配電流源,保證VP= VN。因此,電流I1A和I2A與Q1的基極-射極電壓(VBE1)成正比,通過R3的電流與電壓△VBE成正比。那麼,電流IMp2是通過電阻R2和R3電流的總和,與VBE1+K△VBE成正比。通過設置電阻R1=R2,則I1A=I2A。Q2的發射極面積為Q1發射極面積的N倍假設所有的PMOS電晶體都工作在飽
和區,Mp1和Mp2兩個電晶體完全相同,相同的寬長比使得這兩路電流相等,Mp3電晶體的寬長比是Mp1和Mp2寬長比的m倍。所有PMOS電晶體的柵極連在同一個節點(VC),那麼PMOS電晶體的漏電流可以表示為:
該電壓也是不隨溫度變化的。以上分析可知,上面電路得到的電壓和電流都是與溫度無關的。這有助於整體電路的穩定。
1.1.2 帶隙結構中的低壓運放
圖2所示的是由NMOS差分對組成的一個二級運放,偏置電壓VB由VBE1提供。為了獲得足夠的相位裕度,NMOS陣列的運放增加了RC補償網絡。在電路中,輸入電晶體的柵電壓被偏置在帶隙中雙極性電晶體的電壓差(0.65 V)。電路中M4和M5的偏置電流大於尾電流,以防止摺疊電流鏡中的電流降至0。當差分輸入一端為0時,另一端達到最大。差分級的電壓增益可以表示為:
P型擴散層用於所有的電阻,在帶隙結構中,設置M=1,則電晶體Mp1,Mp21和Mp31中的電流相同,漏源電壓也相等,與電源電壓的大小無關。因此,需要一個溫度係數比較低的VBG可以由溫度係數較低的電阻R4上的壓降獲得。
1.1.3 啟動電路
針對上述的低壓帶隙結構提出了一種啟動電路,如圖3所示。低壓帶隙電路上電時,可能進入兩個狀態,一是正常工作狀態,另一個狀態是VP和VN為低電平,誤差放大器的輸入管關斷,VC為高電平,Mp1,Mp2,Mp3關斷,整體電路停止工作。
啟動電路的作用是要確保電路上電後正常工作,整個電路停止工作時,VP的電壓低於NMOS的閾值電壓,啟動電路開始工作,VP是低電平,這會使M23關斷,從而使M17~M22開啟,將VP電壓的拉升上去,使帶隙進入工作狀態。此時VP為高電平,M23開啟,M17~M22關斷,此時,啟動電路對正常工作的帶隙基準電路不產生影響。
1.2 誤差放大器的設計
反饋電壓和帶隙的基準電壓作為誤差放大器的輸入。誤差放大器第一級是摺疊式共源共柵結構,目的是獲得較高的增益,而且輸入共模電平可以設置的很低。第二級電路採用了源跟隨器,目的是調節輸出共模電平。I98和MC作為密勒補償,I119和I120用於消除共軛極點,用於保證良好的穩定性。如圖4所示。