基於Switched-RC技術的0.8 V帶通濾波器

2021-01-08 電子產品世界

　　1 引 言

本文引用地址：http://www.eepw.com.cn/article/87631.htm

　　隨著集成電路步入深亞微米階段，可攜式電子產品市場份額的不斷擴大，低電壓低功耗集成電路已成為該類電子產品的發展主流。由於電源電壓的降低，很多模擬集成電路晶片中的基本單元需要重新設計，特別是目前廣泛應用於信號處理系統的開關電容電路晶片也面臨著低壓工作問題，即低壓時開關電容電路中浮動開關呈高阻態，影響信號無法正常通過。

　　目前解決低壓情況下開關電容電路中浮動MOS開關管的導通問題，主要有以下幾種方案：用低閾值電壓器件，用電壓倍增電路，使用開關運放技術以及本文使用的開關電阻電容(Switched-RC)技術。低閾值電壓器件需要特殊製造工藝所以成本過高，電壓倍增電路由於過高的時鐘電壓限制了其在深亞微米工藝中的使用，開關運放技術由於運放的不斷開啟和關閉而不適用於高速信號處理。相比之下，開關電阻電容技術則不存在這些問題，同時還具有採樣線性度更高的優點。

　　本文介紹了開關電阻電容技術的基本原理，並採用該技術設計了一種0.8 V六階帶通開關電容濾波器。該濾波器將應用於心率檢測設備，起到放大心率信號和衰減幹擾信號的功能。最後採用TSMC 0.18μm CMOS工藝，對所設計濾波器進行了仿真，仿真結果表明該濾波器符合設計指標，實現了低壓環境下的正常工作，實現了低壓下開關電容濾波器的一種全新設計方案。

　　2 濾波器系統結構和電路實現

　　2.1 Switched-RC和Split-RC電路

　　開關電容積分器是開關電容濾波器的基本組成模塊。圖1所示為基於Switched-RC技術的開關電容積分器，圖中Cd支路為保持運放反向輸入端電平為VA而加的電平轉移支路。如圖1所示，原來的浮動MOS開關被電阻R1所替換。利用電阻替換浮動開關，不僅避免了低電壓時浮動開關的高阻抗問題，而且還能提高電路的線性度。具體原理如下：在t1時刻，輸入信號經過電阻R1被採樣到電容Cs上，在t2時刻，開關Ms閉合，信號電荷轉移到積分電容Ci中。根據電荷守恆，此時輸出節點電壓表示為：

 

　　在過採樣條件下，Vin(n+1／2)近似等於Vin(n)，因此由式(1)可以看出開關導通電阻引入的增益誤差可以近似表示為：

 

　　是Ms的導通電阻，由式(2)可知，只要R1?Ron，那麼電阻R1替代MOS開關管帶來的誤差就會很小。由於Ron具有非線性，會引入非線性誤差，但在Switched-RC電路中，節點X的電壓，變化幅度比Vin小很多，所以由於R1的替換而帶來的電路非線性誤差仍然可以保持在很低的水平。顯然，R1越大電路增益誤差越小，同時線性度也越好。但R1過大會導致採樣時間常數R1Cs過大，當R1Cs>T／2時(丁為時鐘周期)，將無法實現信號的正常採樣。通過合理選擇R1阻值和開關寬長比，並經過反覆模擬仿真就可使積分器精度達到較好水平。

 

　　為了使積分器性能進一步優化，還採用了split-RC技術。圖1中積分器在採樣周期輸入共模電平為VDD／2，在積分周期的輸入共模電平則為0，所以兩相時鐘對應兩個不同的輸入共模電平，因此需要加入電平轉移支路Cd使運放反向輸入端共模電平始終維持在虛地，以避免積分電容Ci出現電荷積累，從而使積分器輸出共模電平恆定。但是由於Cd支路的存在引入了額外的KT／C噪聲。為了使輸入信號共模電平始終為VDD／2，達到較大輸入差模信號擺幅，同時避免Cd支路引入KT／C噪聲，採用split-RC技術實現的偽差分積分器如圖2所示。

　　在圖2中，原本圖1中的R1和Cs被鏡像成兩個完全對稱的支路(同時採樣電容值變為Cs／2)，採樣電容左端的開關一隻接VDD，另一隻接Gnd。工作過程為：在t1時刻兩個採樣電容Cs／2均經過電阻R1接Vi，此時Vi的輸入共模電平為VDD／2，在t2時刻採樣電容Cs／2一隻接VDD，另一隻接Gnd，共模電平也為VDD／2，從而實現共模電平恆定在VDD／2處。

　　通常差分運放需要共模反饋電路來維持共模電平的穩定，為了使低電壓工作情況下共模反饋電路更易於實現，本文採用文獻[7]中提出偽差分電路方法。在圖2中Cm為反饋電容，Cm的取值大小與採樣電容Cs的大小有關。反饋電路的工作原理為：在t1時刻反饋電容採樣兩輸出端預置的共模電平，在ts時刻採樣實際的共模電平，同時將預置共模電平和實際共模電平的差值反饋到各個運放的輸入端，從而維持輸出共模電平的穩定。同時也保持運放反向輸入端的共模電平始終為虛地。該反饋電路具有易於實現和KT／C噪聲小的優點。

　　2.2 運算放大器

　　本文設計的運放為一個使用PMOS輸入級的低壓兩級運算放大器。第一級為摺疊結構的PMOS低壓差分輸入級，採用共源共柵結構，以實現增益的最大化。第二級採用普通的共源結構以實現最大的輸出擺幅。輸入輸出共模電平分別單獨設置，輸入共模電平為0 V，輸出共模電平為0.4 V。仿真結果為：電源電壓0.8 V，直流增益78 dB，單位增益帶寬12 MHz，相位裕度61°。以上指標表明該運放適合於開關電容電路的應用。

波段開關相關文章:波段開關原理


相關焦點

  • 基於LTCC技術的傳輸零點濾波器設計
    由於低溫共燒陶瓷(LTCC，Low TemperatureCofired Ceramic)技術具有高集成密度、高性能、高可靠性以及可內埋置無源元件等優點，成為多層無源器件和電路設計的主流，對微波無源器件的小型化起到了極大的推動作用。文中所研究設計的基於LTCC多微波無源濾波器力求達到結構小型化和性能優越化。
  • 基於OTA的有源Gm-C複數帶通濾波器的設計
    本文設計了一個帶寬為1 MHz、30 dB阻帶起始頻率為3 MHz的橢圓函數低通濾波器，通帶波紋為0.5 dB，並且要求濾波器具有一定的增益。通過ADS(advanced design system)所提供的濾波器設計功能，得到如圖2所示的低通原型濾波器。
  • 一種新型微帶髮夾帶通濾波器的設計
    隨著無線電通信和雷達技術的發展，加上無線電通信和雷達系統指標要求的提高，在現代微波通信系統中,尤其是衛星通信和移動通信系統中,越來越需要帶內低插入損耗、帶外高抑制的高性能帶通濾波器。通常，這種濾波器用腔體結構就可以滿足要求,但是在考慮器件體積的情況下,往往首先考慮的是採用微帶線結構來實現。
  • ADI集成帶通濾波器的高中頻採樣接收機前端
    電路功能與優勢圖1中的電路是基於 ADL5565 超低噪聲差分放大器驅動器和 AD9642 14位、250 MSPS模數轉換器(ADC)的窄帶通接收機前端。三階巴特沃茲抗混疊濾波器基於放大器和ADC的性能和接口要求而優化。濾波器網絡和其它組件引起的總插入損耗僅有5.8 dB。
  • 基於FPGA的巴特沃茲IIR數字帶通濾波器設計
    其中IIR數字濾波器和FIR數字濾波器是目前人們使用較多的兩種。數字濾波器通常採用計算機軟體、專用數字濾波器、DSP器件或可編程邏輯器件(如FPGA) 實現。因為，用FPGA實現數字濾波器具有實時性強、靈活性高、處理速度快以及小批量生產成本低等優點，所以得到了較為廣泛的應用。本文以巴特沃思數字帶通濾波器為例，較為詳細地介紹了其設計和實現方法。
  • 廣播百科 帶通濾波器
    比如RLC振蕩迴路就是一個模擬帶通濾波器。帶通濾波器是指能通過某一頻率範圍內的頻率分量、但將其他範圍的頻率分量衰減到極低水平的濾波器，與帶阻濾波器的概念相對。 帶通濾波器（Band-pass filter），帶內信號通過，帶外信號濾除。帶通濾波器是指能通過某一頻率範圍內的頻率分量、但將其他範圍的頻率分量衰減到極低水平的濾波器，與帶阻濾波器的概念相對。
  • 帶通濾波器設計
    帶通濾波器的原理與設計都是很簡單的，下面就和小編一起學習一下帶通濾波器的設計吧~~~~本文引用地址：http://www.eepw.com.cn/article/269403.htm　　帶通濾波器(band-pass filter)是指能通過某一頻率範圍內的頻率分量、但將其他範圍的頻率分量衰減到極低水平的濾波器，比如RLC振蕩迴路就是一個模擬帶通濾波器
  • 帶通濾波器作用
    帶通濾波器作用 　　帶通濾波器是一個允許特定頻段的波通過同時屏蔽其他頻段的設備。比如RLC振蕩迴路就是一個模擬帶通濾波器。 　　帶通濾波器是指能通過某一頻率範圍內的頻率分量、但將其他範圍的頻率分量衰減到極低水平的濾波器，與帶阻濾波器的概念相對。一個模擬帶通濾波器的例子是電阻-電感-電容電路（RLC）。這些濾波器也可以用低通濾波器同高通濾波器組合來產生。
  • 一種緊湊的LTCC交指帶通濾波器的設計
    1 引言隨著無線通信系統的高速發展，對帶通濾波器（BPF）的要求不僅局限在低的插入損耗和高的帶外抑制上，並且要求其具有小的體積和輕的重量。有很多途徑可以實現濾波器小型化，LTCC技術就是其中一種很有吸引力的方法。
  • X波段微帶帶通濾波器的仿真設計
    提高這些傳統性能的極限以滿足平面傳輸線濾波器不斷發展和增長的要求，已成為生產流程控制、材料相容性工程以及電磁(EM)設計的精巧之處。X波段微帶帶通濾波器的薄膜製造工藝綜合考慮了上述因素。　　在高精度微帶帶通過濾器的設計和製造過程中，需要考慮導體屬性、介電性能、尺寸和幾何外形。這裡採用了平行板電容和諧振腔介電特性技術，對氧化鋁的介電常數(Er)和損耗角正切值進行了測量。
  • 45MHz寬帶螺旋帶通濾波器研究設計
    江 燕，廖 偉，唐冬生（同方電子科技有限公司，江西 九江  332100）本文引用地址：http://www.eepw.com.cn/article/201909/405213.htm　　摘　要為了提高無線電通信設備的抗幹擾能力，設計了一種寬帶螺旋帶通濾波器，闡述了螺旋諧振腔的原理，利用
  • 二階有源帶通濾波器原理圖及設計流程
    本文為您帶來二階有源帶通濾波器設計具體流程，帶通濾波器原理圖電路圖含義、帶通濾波器方案選擇、仿真，電路性能測試，直流穩壓電源設計、運放及電壓跟隨器選擇。本文引用地址：http://www.eepw.com.cn/article/201710/368833.htm　　什麼是帶通濾波器?　　帶通濾波器是指只允許在某一個通頻帶範圍內的信號通過的濾波器，而比通頻帶下限頻率低和比上限頻率高的信號均加以衰減或抑制，注意：要將高通的下限截止頻率設置為小於低通的上限截止頻率。
  • 基於Matlab的IIR數字濾波器設計
    基於Matlab的IIR數字濾波器設計 佚名 發表於 2010-08-14 10:52:23 　　0 引言　　數字濾波器(Digital Filter)是指輸入、輸出都是離散時間信號，通過一定運算關係改變輸入信號所含頻率成分的相對比例或者濾除某些頻率成分的器件
  • 基於Matlab的FIR數字濾波器設計方案
    本文先介紹FIR數字濾波器的相關概念，並利用MATLAB中的FDA TOOL工具箱和Simulink工具進行FIR帶通數字濾波器的設計，給出了基於Matlab的FIR數字濾波器設計方案。
  • 帶通濾波器電路及原理圖介紹
    1．根據幅頻特性所表示的通過或阻止信號頻率範圍的不同，濾波器可分為低通濾波器（LPF）、高通濾波器（HPF）、帶通濾波器（BPF）、和帶阻濾波器（BEF）四種。圖4-1 分別為四種濾波器的實際幅頻特性的示意圖。
  • 帶通濾波器電路圖
    帶通濾波器電路該電路中事先確定R1的值，其大小與信號源內阻r1相近/參數選取原理是R4=R3，C1約等於C2，Q小於等於R1，500K>R>1K,0.5uF>C>200pF.
  • 詳解帶通濾波器的電路分析—電路圖天天讀(271)
    針對上述缺點，介紹一種使用 EDA 軟體進行帶通濾波器的設計方案，詳細闡述了使用 FilterPro 軟體進行有源帶通濾波器電路的設計步驟，然後給出了在 Proteus 中對所設計的濾波器進行仿 真分析和測試的方法。測試結果表明，使用該方法設計的帶通濾波器具有性能穩定。設計難度小等優點，也為濾波器的設計提供了一個新的思路。
  • 基於MATLAB的理想低通濾波器的設計
    打開APP 基於MATLAB的理想低通濾波器的設計 發表於 2018-01-26 13:34:52 對於不同濾波器而言，每個頻率的信號的強弱程度不同
  • PCB設計中如何建立帶通濾波器波特圖
    可以由簡單的無源電路元件構成的一種基本濾波器是帶通濾波器。如果系統的電阻足夠大，則帶通濾波器的波特圖的圖形可以轉變為低通行為，這是可以從視覺上看到的濾波器的一個方面。這是如何解釋和使用帶通濾波器的波特圖以及簡單電路的示例。
  • 基於FPGA高階FIR濾波器的實現
    用DSP實現濾波器，其程序順序執行，因此運算速度隨濾波器階數的增加迅速下降；專用晶片實現的濾波器功能相對單一，靈活性小；而FPGA具有靈活的可編程邏輯和並行處理等優點，可很好地實現信號處理的實時性，同時，開發程序的可移植性好，可以縮短開發周期，因此FPGA實現數字濾波器的設計越來越受到重視和廣泛應用，本文數字濾波器的設計就是基於FPGA硬體實現。