工程師們不努力的話，晶片的功耗早就趕上太陽表面了

1967年11月9日，土星5號運載火箭（Saturn V）成功進行首飛，它是人類歷史上使用過的自重最大的運載火箭，總推力達3408噸，可以將1艘標準排水量的051型飛彈驅逐艦送入太空。

實際上，衡量土星5號有多生猛，除了推力這個指標外，還可以看發動機噴口的功耗密度。一般來說，火箭發動機噴口的功耗密度接近每平方釐米1000瓦。至於萬人敬仰的太陽，其表面的功耗密度超過了1000瓦/平方釐米。

在人類科技世界中，還有一樣小小的東西，在功耗密度上可以和上面的龐然大物掰掰手腕，它就是晶片。

英特爾第一款商用CPU 4004，是古董級產品，電晶體數量只有2250個，2000年出品的奔騰4處理器，工作頻率增加到2.8萬倍，電晶體數量增加到2.4萬倍。如果電晶體大小不變，工作電壓不變，4004版的奔騰4處理器的功耗將增加到天文數字般的6.72億倍，功耗密度超過20000瓦/平方釐米，是太陽表面的近20倍。

intel 4004

這是理論測算的結果，現實中不可能發生，但晶片的功耗密度之大，上升之快絕非危言聳聽，而是迫切的現實問題。

在2001年的國際固態電子電路會議上，專家們指出，處理器的功耗正以指數級的速度增長，如果這個趨勢得不到遏制，到2005年時高速微處理器的功耗密度將趕上核反應堆，2010年與火箭發動機噴口不相上下，到2015年甚至可以與太陽表面的功耗密度並駕齊驅。

看起來核物理學家多年求而不得的人造太陽，有可能在晶片大廠手裡實現了，這樣想的話顯然有違科學家的初衷，因為科學們其實是想向晶片行業提個醒，再不想辦法解決晶片的功耗問題，南牆在等著你們的腦袋撞上來！

這堵「南牆」在晶片設計領域有個專有名稱叫「功耗牆（Power Wall）」，是每一家晶片設計公司和晶片製造廠的必修課：要設計出高性能的晶片，就必須先解決飆漲的功耗問題。

現有的晶片大都是由CMOS（互補金屬氧化物）邏輯電路構成，其功耗可以用一個公式粗略表達：

P∝CNV²f

公式中，C為負載電容，N為CPU中的電晶體數量，V為電源電壓，f為工作頻率。

不要被公式嚇到，它概括後就是一句話：降低電晶體尺寸（負載電容減小）、減少電晶體數量、降低電壓和工作頻率，只要滿足其中任何一項，CPU的功耗就會降低。

由於電晶體數量直接關係到CPU的性能和功能（蘋果A12 X和A12晶片，麒麟990 5G和麒麟990E的內部架構完全相同，性能差距主要體現在電晶體數量多少），摩爾定律說白了就是堆電晶體的數量，因此每一代晶片的電晶體數量只增不減，這也意味著降功耗就別打電晶體數量的主意了（產品檔次區分除外）。

晶片工作頻率也和性能相關，DIY時代，電腦超頻發燒友最喜歡壓榨CPU潛能，壓榨的其實就是工作頻率，所以也很少有晶片設計商和它過不去。

現在掰著手指頭都能算清，工程師們要降低晶片的功耗，有兩條路可走。第一條路是減小電晶體尺寸，這是ASML和臺積電們的職責，製造解析度更高的光刻機，把工藝製程從微米級一點點演進到納米級，就是為了把電晶體做得小一點，降低負載電容，從而降低功耗。

通過海量燒錢，工程師已經把電晶體的尺寸做得極其微小，目前量產的A14晶片和麒麟9000晶片，電晶體的柵長為5nm，僅為已知最小的動物病毒豬圓環病毒直徑的1/3左右，而在1995年，電晶體的柵長還只能做到350nm。也就是說，今天的晶片僅僅因為尺寸縮小，導致功耗僅有25年前的1/20左右。

第二條路是讓晶片這匹「馬兒」吃得少一點，即降低晶片的電源電壓。這條路由於沒有昂貴的光刻機和海量燒錢的生產線做廣告博取眼球，很少有人知道。

降低電壓有個最大的好處就是主要燒智力，而且相比做小電晶體尺寸的節能效果，更為生猛。根據上面的公式可以知道，電源電壓和晶片能耗呈平方關係，也就是說電壓每降低到原來的1/2，能量消耗就減少到原來的1/4，這種指數級的關係，搞好了是相當驚人的。

2011年9月16日，晶片大戶英特爾公布了一款郵票大小的CPU，開發代號Claremont，它的特別之處就是「吃」的特別少，低負載時耗電量僅為10毫瓦，要知道現在手機SoC晶片中一顆CPU大核滿載時，功耗就有1瓦，是Claremont的100倍。英特爾沒有說明Claremont的電壓是多少，但應該比手機CPU內核低得多，估計在1/10左右。

Claremont

正因為Claremont胃口超小，一塊小小的太陽能電池就可以餵飽，十分好養，如果用到手機或筆記本電腦上，三天一充根本不算事。

不過英特爾也說了，Claremont這款處理器可能無法實現商用，但這項研究將被整合到今後的處理器和其他電路中。

為何英特爾不能量產Claremont處理器？一個重要的原因是，通過降低CPU電壓來減少功耗的難度不小。

晶片中的CMOS電晶體在進行開關動作時，有一個「閾值電壓」，簡單說就是劃分「開（對應1的狀態）」與「關（對應0的狀態）」界限的特定值，上面講的降低CPU電壓來節省能耗的方法，其實就是讓電源電壓降低到逼近「閾值電壓」。打個形象的比方，「閾值電壓」相當於馬兒的「飽腹感」，馬兒只有吃飽了，才會跑得歡，為了省飼料，過去吃十分飽，現在降到八分飽、七分飽，甚至六分飽，不斷逼近「飽腹感」這條線。

不過，這個類比並不精確，因為CMOS電晶體的功耗由動態功耗和靜態功耗組成，動態功耗是電晶體進行開關動作時產生的功耗，佔整個功耗的80%，靜態功耗是電晶體處於截止狀態時，因為漏電產生的功耗，佔整個功耗的20%。

靜態功耗有個特點，一般隨電源電壓升高而降低，這就帶來新的麻煩。工程師想辦法降低電源電壓，晶片的動態功耗降低了，但靜態功耗又像蹺蹺板一樣逐漸升高，當電源電壓低於閾值電壓時，動態功耗緩慢下降，靜態功耗卻呈指數級上升，使晶片的降耗變成賠本的買賣。

更為重要的是，隨著電源電壓的降低，電晶體的切換速度會越來越慢，當電源電壓低於閾值電壓時，電晶體的開關狀態越來越不穩定，開始混亂，晶片性能暴降，最差能降低到原來的1/500。

想讓馬兒跑，又要讓馬兒少吃草，最後是馬兒不願意跑，所謂「世間不如意者，十之八九」。

怎麼辦？工程師把電源電壓盡力降到閾值電壓附近，使動態功耗的下降超過靜態功耗的上升，同時電晶體的開關速度下降在可承受範圍，簡單說只要降低的功耗幅度大大超過性能降低的幅度，這筆買賣就划算了。

目光銳利的網友會問，電源電壓降到閾值電壓的那一刻，不就是晶片工程師黔驢技窮的時候嗎？確實如此，到時隨著電晶體數量的上升，晶片的能耗又將飆漲，去追趕火箭發動機噴口，趕超太陽表面。

不過工程師的辦法還是有的，那就是採用新材料或新的電晶體結構。2007年，電晶體源極絕緣層的二氧化矽被high-k金屬匣極替代，這種新材料的使用，使漏電量減少5倍，功耗也大幅降低。

目前，被認為最有可能打破現有功耗牆的賽道是碳基晶片，這條賽道上的選手有歐、美、中等國家和地區，只是現在還未到決出勝負的時候，不過勝負一旦決出，降維打擊就會發生。

總之，當你刷手機時，你刷的其實是一個神奇的存在，因為沒有晶片工程師不懈努力的話，你刷的將不是手機，而是「火箭發動機噴口」。

——END——