在設計帶有DDR的主板時,設計PCB最難的莫過於DDR信號走線的設計。好的設計走線,可以最好產品的信號完整性和時序匹配,讓半板子具有更好的防串擾和EMC能力。在產品設計時,我們通常會採用蛇形設計、差分信號走線等長、等距設計,來儘可能減少電磁輻射(EMI)對主板其餘部件和外界的影響。今天,編者就具體以某車機產品的高速DDR時鐘信號設計為例,跟大家講解PCB布線設計EMC整改的具體分析思路、方案設計。
一.現象描述
1. 產品信息
某車機產品,其主要功能特性為利用車載GPS(全球定位系統)配合電子地圖來進行地圖導向,同時兼具音視頻播放、收音接收、藍牙免提、觸控螢幕、智能軌跡倒車、胎壓檢測功能等後臺控制功能。
圖 1產品圖示
其接口特性如下:
2. 試驗要求
按照大眾車廠汽車電子零部件電磁兼容測試標準TL-81000-2016中的要求進行測試,其中輻射騷擾測試項目要求滿足Class 5 。測試頻段要求100kHz-18GHz,測試檢波方式為PK與AV,QP不做要求。
3. 問題描述
產品進行輻射騷擾測試項目時發現在 200MHz~1GHz的測試頻段AV檢波嚴重超標,其中頻點660MHz超標10dB。
圖 2 天線垂直方向超標情況
圖 3 天線水平方向超標情況
二.原因分析
所有電磁兼容問題的產生必須存在三個要素:幹擾源、耦合路徑和敏感設備。因此要解決電磁兼容問題只需從這三個要素入手,消除其中某一要素,便可解決電磁兼容問題。
結合產品的RE初始測試結果、產品各功能模塊的工作頻率,對測試結果頻譜圖形進行分析,超標頻點660MHz的頻譜圖形特性類型為窄帶單支噪聲,可能存在的噪聲源為CPU時鐘電路、DDR時鐘電路、晶振時鐘電路;可能存在的輻射路徑為結構面板搭接縫隙、連接器開孔、對外電纜。
由於高頻輻射路徑的分析比較複雜,因此下面我們主要分析噪聲源頭;
1. 噪聲源頭的查找及確認
通過圓環型近場探頭探視其主控板上各功能模塊電路和晶振電路,確定該頻段噪聲電路為DDR電路;
圖 4 圓環探頭近場定位的噪聲區域
通過探針型近場探頭探視DDR電路上各信號點,確定該頻段噪聲源頭為DDR時鐘差分信號對CKL、CKN;
圖 5 探針探頭近場定位的噪聲信號
2. PCB高速信號布線不當對EMI的影響
差分時鐘是DDR的一個非常重要的設計,是對觸發時鐘進行校準,主要原因是DDR數據的雙沿採樣。由於數據是在時鐘的上下沿觸發,傳輸周期縮短了一半,但其工作速率的增加也帶來了嚴重的EMI問題。檢視DDR時鐘差分對的PCB布線,發現其存在布線過長、換層過孔未做伴地過孔處理。
下面分析這兩個時鐘信號布線缺陷對EMI的具體影響。
(1)高速時鐘信號布線距離過長對EMI的影響
電子產品單板PCB對外產生的幹擾可分為共模與差模幹擾(本案例的問題主要由共模幹擾引起),產生幹擾的原因是單板PCB上存在著對應的共模(CM)幹擾電流和差模(DM)幹擾電流。單板上產生的幹擾以傳導或輻射的方式對外形成發射,從而導致產品EMI問題。
產品對外的幹擾多以共模為主,要精確計算PCB對外的輻射很難,業界通常根據PCB中的差模電流和共模電流近似的輻射天線模型來計算對外幹擾的場強大小;計算共模輻射強度時,可以近似等效為單極子天線模型,也稱為棒天線模型。
單極子天線模型的輻射強度由下式計算:
E=12.6*10-7fIL/r
其中:
E:電場強度(V/m)
f :電流的頻率(MHz)
L:電纜/布線的長度(m)
I :電流的強度(mA)
r :測試點到電流環路的距離(m)
由公式可知,共模幹擾的遠場值與頻率、共模電流值、等效天線的長度直接相關,在PCB設計中需要儘可能的減小激勵電流值與等效模型中的天線長度,從而達到減小PCB共模輻射的目的。
圖 6 布線路徑及其距離分析
檢視產品PCB可知,CPU、DDR_IC1、DDR_IC2三者之間通過差分時鐘信號對CK、CKN進行通訊;CPU至IC1的布線距離約為D1(0.03m),IC1至IC2的布線距離約為D2(0.03m),而CPU至IC2的布線距離約為D1+D2(0.06m)
將所有已知條件代入上述公式(E=12.6*10-7fIL/r),其中f為660MHz,I為20mA,L為0.06m,r為1m;可知該DDR差分信號對的最大對外輻射電場強度達到64dBuV/m;此電場強度已遠遠超過TL 81000標準在該頻段400MHz~1GHz所規定的限值40dBuV/m(未考慮產品殼體屏蔽等其他措施的情況下)。
(2)高速時鐘信號換層過孔時未做伴地過孔處理對EMI的影響;
檢視產品PCB可知,該DDR差分時鐘對CK、CKN布線時不可避免的存在換層過孔的現象,但在其換層過孔時卻未在過孔附近做伴地過孔處理;此時,時鐘信號跨越了兩個不同參考平面導致信號回流不連續,從而產生嚴重的EMI問題。
圖 7 布線換層過孔電流路徑分析
模擬產品單板的特徵情景:在仿真軟體上設置4層板、尺寸為200mm * 100mm、參考面間距35mil、表層和底層走線長度個75mm、走線帶寬7mil、走線阻抗控制為50Ω的條件;通過不加伴地孔、增加一個伴地孔和增加兩個伴地孔等多種情景對其進行仿真分析。
圖 8 仿真條件設定
圖 9 換層過孔的信號在多種情景下的遠場輻射特性分析
由遠場的仿真分析圖可知:在400MHz~1GHz頻段,DDR時鐘信號穿層過孔時增加兩個伴地過孔的情景(橙色線)比不加伴地過孔的情景(紅色線)改善了10dB以上。
三.措施與方案
1. 優化CLK時鐘信號布線長度
調整CPU至DDR_IC2之間的布線路徑,縮短兩者間的布線距離。
圖 10 改板後的PCB圖
調整後的PCB圖中,CPU至IC1、CPU至IC2之間的距離均為0.03m;
將所有已知條件代入上述公式(E=12.6*10-7fIL/r), 其中f為660MHz,I為20mA,L為0.03m,r為1m;可知該DDR差分信號的最大對外輻射電場強度為54dBuV/m;說明按照理論計算,改板後比改板前優化了10dB(改板前為64dBuV/m)
2.在CLK換成過孔位置附近打相應的地過孔
按照上述仿真分析結果指導,在DDR時鐘信號換層過孔附近打上兩個相鄰伴地過孔。
圖 11 改板後的PCB圖
四.試驗結果
將改板後的產品在同等條件下進行RE測試驗證,在頻段200MHz~1GHz範圍內大餘量通過,時鐘窄帶信號幹擾消失。
圖 12 改板後天線水平方向PASS情況
圖 13 改板後天線垂直方向PASS情況
五.經驗分享
1. 高速時鐘走線儘可能的避免在PCB表層長距離走線,表層走線構成的單極子天線輻射模型會加大時鐘的高次諧波輻射值。
2. 高速信號特別是高速時鐘差分信號除了要注意信號線走線短,與完整的平面相鄰外,還需注意換層走線問題。
3. 高速信號線換層走線,應以同一層參考平面為中心,保持回流電流在同一平面層上流動,保證電流的連續性。如下圖所示,對於高頻電流,由於導體的趨膚效應,回流電流是在參考平面的兩個表面流動的。
圖 14 信號線以同一層參考平面為中心換層
4. 若高速信號線穿過兩層地平面,需要在信號線換層的過孔附近至少設置一個(最好是兩個)橋接地過孔,將兩層地平面連接起來,以保證地平面上回流電流的連續性,如下圖所示:
圖 15 信號線在兩個地平面之間換層
為幫助大家更好地理解和掌握產品PCB EMC設計,小編準備了一份有關消費產品EMC設計整改學習禮包。包含常用EMC濾波器件選型、EMC接口保護電路設計、手把手教你EMC產品問題分析與仿真視頻,經典EMC/EMI項目整改方案設計,EMC工程師電磁兼容設計必學資料包(EMS/EMC/EMI)
以上學習資料,限時免費領取!
如何獲取上述PCB EMC設計資料?
文章由易車號作者提供