eGaN FET比拼MOSFET,驅動器和布局

　　在本系列的第一篇文章中，我們使用不同的衡量標準對增強型氮化鎵（eGaN）功率器件和先進的矽MOSFET進行了比較。eGaN FET之所以與矽器件不同，是因為它們具有明顯更快的開關速度，因此我們必須研究針對柵極驅動、布局和熱管理的不同要求，而在某種程度上這些因素都是相互影響的。

　　為了確定柵極驅動電路的要求，以及它們與傳統矽MOSFET驅動器的區別，我們必須將矽FET器件和eGaN FET器件的參數進行比較（表1）。在考慮柵極驅動要求時，eGaN FET的三個最重要參數是：最大允許柵極電壓、柵極閾值電壓、「體二極體」壓降。

　　與傳統矽器件相比，eGaN FET最大允許的柵極至源極電壓是較低的。其次，其柵極閾值與大多數功率MOSFET相比也是較低的，但它受負溫度係數的影響沒那麼大。第三，「體二極體」正向壓降要比同等的矽MOSFET高1V。

　　

　　柵極下拉電阻

　　eGaN FET提供的一大優勢是其可實現的開關速度。然而，伴隨這個新功能的更高di/dt和dV/dt不僅要求布局具有更小的寄生電容、電阻和電感，而且還會給柵極驅動器增加一些新的考慮因素。讓我們看一個半橋電路，該電路使用一個具有高dV/dt導通值的補償器件，如圖1所示。『米勒』充電電流從漏極（開關節點）經過CGD和CGS直到源極，以及通過CGD到RG（內部柵極電阻）和RSink（柵極驅動器吸收電阻）再到源極。避免這個器件dV/dt（米勒）導通的條件是：

　　

　　其中：α= 無源網絡時間常數（RG + RSink） x （CGD + CGS） dt = dV/dt 開關時間。因此，為了避免eGaN FET的米勒導通，有必要限制器件柵極和源極之間的總電阻路徑（內部柵極電阻RG和外部柵極驅動吸收電阻RSink）。有人可能會辯稱，對於具有良好米勒比率（QGD/QGS（VTH）《1）的器件來說，不必有這樣的要求。但實際上，由於QGD會隨VD而增加，這個比率將隨著開關電壓的增加而慢慢變差，因此不能單單依靠它來防止米勒導通。