單電源供電的全差分斬波運放電路
2020-11-26 電子發燒友單電源供電的全差分斬波運放電路
秩名 發表於 2012-02-03 11:22:58
1 引言
本文在0.35微米N阱工藝的基礎上，設計了單電源供電的全差分斬波運放電路，同時，為了減小殘餘電壓的失調， 採用了T/H(跟蹤-保持)解調技術，該電路在斬波頻率150KHz工作時，輸入等效噪聲達到31.12nV/Hz。
2 斬波運放的工作原理
斬波運放的原理如圖1所示，其中Vin是輸入音頻信號，被頻率為fch，幅度為1的斬波開關調製，根據奈奎斯特採樣原理，為了避免信輸入信號的混疊，fch必須遠大於2倍的信號帶寬。
圖1 斬波運放的原理
經過調製後，信號的被搬移到斬波方波的奇次諧波頻率上。此信號被增益為Av的運算放大器放大，同時運放的輸入噪聲和輸入失調電壓也被運放放大，運放的輸出經過幅度為1，頻率為fch的斬波開關調製後，輸出信號為：
從式(1)可以看出，經過第2次斬波後，輸入音頻信號被解調到低頻段，而運放的電壓失調和低頻噪聲只經過一次調製後被搬移到斬波方波的高頻奇次諧波上，通過低通濾波後，輸出信號中的高頻分量被濾除，低頻分量還原為音頻信號，從而實現了對音頻信號的精確放大。
對輸出信號進行傅立葉分析，得到運放的最終輸入噪聲譜密度(PSD)為：
其中係數K與工藝的噪聲參數有關。
3 運放電路的設計
本文設計的斬渡放大器為CMOS全差分電路結構。由斬波開關、主運放電路、輸出級和共模反饋電路四部分組成。電路的工作電壓範圍2.5V～5.5V。斬波運算放大器的電路結構如圖2所示。
圖2 斬波運放的電路結構
輸入斬波開關完成對音頻信號的調製作用，斬波開關在時鐘上沿和下沿都會引入殘餘電壓失調，圖3為零輸入時殘餘失調電壓的波形。
圖3(a)殘餘失調電壓(b)斬波信號
圖4 T/H解調及控制時序
通過對CMOS開關特性分析可以得出等效輸入殘餘失調電壓為Vos,rmts=2Vspiketfch，其中t是MOS開關的時間常數，從此式可以看出消除殘餘電壓失調有三種方法：
1.降低斬波頻率：
2.減小輸入電阻;
3.減小斬波開關的電荷注入效應。
由於MOS管1/f噪聲的拐角頻率一般都在幾十KHz以上，減小斬波頻率不能很好地對1/f噪聲進行調製，而輸入電阻只與信號源內阻有關，在設計中很難將輸入電阻降低，因此只能考慮減小開關的電荷注入效應。為此輸入斬波開關採用互補時鐘結構，在尺寸上使用最小線寬，一方面能夠減小傳輸的導通電阻，提供較大的電壓擺幅;另一方面減小了電荷注入和饋通的影響，降低了殘餘電壓失調。考慮到PMOS管比NMOS管的1/f噪聲特性好，所以輸入管MP1和MP2採用大面積的PMOS管，既能減小因器件的失配引起的電壓失調，又可以降低電晶體1/f噪聲的拐角頻率，改善運放的噪聲特性。
為了更小地降低殘餘電壓失調，fold—cascode運放的輸出採用T/H解調技術，電路結構和時序如圖4。該電路的工作原理：在跟蹤信號時K1~K4閉合，K5~K8斷開，輸出信號保持在電容C1和C2上，當電路輸出時，K1~K4斷開，K5~K8閉合，C1和C2的電壓值加載到負載電容C3上求和。由於C2上的電壓疊加到負載電容時經過了反向，因此放大器的殘餘電壓失調能夠有效地抵消。由於解調器採用高阻結點斬波。因此可以使用較小面積的NMOS管開關，減小對輸出極點的影響。
主運放採用全差分摺疊式cascode結構，在Class-D的結構中，由於輸出功率MOSFET大電流的頻繁開啟，產生的電磁幹擾(EMI)會在電源上形成很強的紋波，在實際應用中發現當晶片工作在5V的電源電壓下，EMI引起的電源波動能達到±2V，全差分結構既可以提高運放的電源抑制比和共模抑制比，減弱電源噪聲和共模噪聲的影響，而且避免了鏡像極點，因而對於更大的帶寬仍能表現出穩定的特性。
為了提供更高的增益和電壓輸出擺幅，在fold-cascode後加入共源運放輸出級。採用二級運放後.對運放的頻率穩定性進行分析。暫時不考慮斬波開關的影響，可以推斷該電路至少有三個LHP極點，它們分別是miller補償電容引入的主極點Wp1，輸出濾波電容產生的輸出極點Wpout。為第一非主極點，以及folded-cascode(MN1的漏端、MN3的源端)引入的非極點Wp3，三者之間的關係為Wp1
共模反饋電路由MN7～MN10、MP10-MP12構成，輸入一端接VDD/2的基準電壓，另一端接主運放的共模輸出，共模檢測電路由電阻和電容構成.經過誤差放大後調控主運放的偏置電流。
4 仿真結果及版圖設計
在SMIC O.35微米N阱工藝下.利用cadence spectre工具對本文所設計的電路進行了仿真分析。其中，各器件的工藝參數為典型情況，電源電壓5V，輸入信號為幅度10uV，頻率為1KHz的標準正弦波，斬波頻率fch=150K，仿真波形如圖5和圖6所示。
圖5 運放的幅頻~相頻特性曲線
圖6 斬波輸出波形
從圖5可以看出，在典型情況下，該運放的主極點在10HZ以內，相位裕度75度左右.能充分保證運放在各個comer條件下的穩定性。從輸fn波形來看，斬波引起的殘餘電壓尖峰也有了明顯的改善。表1為運放的開環仿真結果。
表1 運放開環仿真結果
該電路的版圖採用SMIC 0.35um工藝規則設計並對版圖進行優化，襯底接地採用全封閉的double gardring，有效降低了襯底的耦合噪聲，差分對採用啞柵共質心匹配降低輸入電壓失調。另外，為了減小外圍電路對運放的幹擾，將後後級的濾波電容分散在運放電路的周圍，優化後的版圖面積為0.24mmx0.34mm，概貌如圖7。
圖7 版圖布局
5 結論
D類音頻功放的1/f噪聲和電壓失調對信號的失真和噪聲性能產生直接的影響，特別是在輸入信號為零時的背景噪聲最為明顯，通過採用全差分斬波運放電路和T/H解調技術，有效地降低了系統的低頻噪聲和電壓火調。流片後的對晶片的測試表明，該電路使Class-D的噪聲性能有了很大的改善。
打開APP閱讀更多精彩內容聲明：本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人，不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用，如有內容圖片侵權或者其他問題，請聯繫本站作侵刪。 侵權投訴
相關焦點
-
運算放大器的單電源供電原理
大部分運算放大器要求雙電源(正負電源)供電，只有少部分運算放大器可以在單電源供電狀態下工作，如LM358(雙運放)、LM324(四運放)、CA3140 -
單電源供電迴路中如何獲得正負電源
本篇文章主要介紹單電源供電迴路中獲得正負電源的電路，感興趣的朋友可以看看。本文引用地址：http://www.eepw.com.cn/article/201710/366617.htm 單電源供電迴路中獲得正負電源的特殊方圖 -
解析運放電路選型原則
例mA741（單運放）、LM358（雙運放）、LM324（四運放），它們是目前應用最為廣泛的集成運算放大器。 2. 精密運算放大器 精密運算放大器一般指失調電壓低於1mV的運放，對於直流輸入信號，輸入失調電壓（VOS）和它的溫漂小就行，但對於交流輸入信號，我們還必須考慮運放的輸入電壓噪聲和輸入電流噪聲，在很多應用情況下輸入電壓噪聲和輸入電流噪聲顯得更為重要一些。 -
集成運放的非線性失真分析及電路應用
l 差分電路的接入方法和集成運放的非線性參數 通用集成運放電路由：偏置電路、輸入級、中間級和輸出級等組成。其輸入級部分由差分電路構成。差分電路有雙端輸入和單端輸入兩種信號輸入方法；偏置電路可以採用單電源和雙電源兩種供電方式。 -
運放加偏置電壓電路圖分析
單電源運放的介紹 單電源運放按照輸出擺幅分為2類：一類是以LM358，LM324等為代表的傳統單電源運放。他們的共同特點是輸出幅值不能擺動到電源電壓的上下限，因此限制了輸出電路的動態響應範圍;另一類是以TLV2472等為代表的（軌對軌）單電源運放，LM358運放，但討論的結果同樣實用於性能優越的單電源運放。 單電源運放不僅可以單電源供電，而且也可以雙電源供電。如果採用雙電源供電，單電源運放就失去了他的優勢，從而與普通的雙電源運放在使用上沒有太大的區別。 -
基於雙同步斬波模式的LED聲控燈驅動電源設計
摘要 提出了基於雙同步斬波模式的微功耗LED聲控燈驅動電源設計方法。該驅動電源用一個單片機控制兩個開關管分別為主電源和待機電源提供工作電流。主電源採用全波斬波工作模式為LED燈組提供工作電流;待機電源採用半波斬波工作模式，從而大幅降低了待機功耗。 -
升壓斬波電路工作原理剖析
所有的電力設備都需要良好穩定的供電，而外部提供的能源大多為交流，電源設備擔負著把交流電源轉換為電子設備所需的各種類別直流任務。但有時所供的直流電壓不符合設備需要，仍需變換，稱為DC/DC變換。直流斬波電路作為直流電變成另一種固定電壓的DC-DC變換器，在直流傳動系統。、充電蓄電電路、開關電源、電力電子變換裝置及各種用電設備中得到普通的應用。 -
單電源設計,這32個電路圖你掌握了嗎?
我們經常看到很多非常經典的運算放大器應用圖集，但是他們都建立在雙電源的基礎上，很多時候，電路的設計者必須用單電源供電，但是他們不知道該如何將雙電源的電路轉換成單電源電路。 在設計單電源電路時需要比雙電源電路更加小心，設計者必須要完全理解這篇文章中所述的內容。 -
電源供電以及電機驅動原理與電路分析
值得注意的是：在布線的時候，經退藕電容退藕後的電源輸出點應該儘量緊靠晶片的電源引腳進行供電，過長的引線有可能重新變成幹擾接收天線，導致退藕效果消失。如果無法讓每個退藕後的電源輸出點均緊靠晶片的電源引腳，那麼可以採用分別退藕的方法，即分別儘量緊靠每個晶片的電源引腳點接入退藕電容進行退藕，這也解釋了為什麼圖1-1的3.3V電源有兩個退藕輸出點。 -
運放參數之交流電源抑制比詳解
這個參數相對在實際的應用電路中顯得更有價值，卻時常被我們忽略。運放的datasheet參數表格中往往給出的是直流PSRR。而AC-PSRR往往以圖表的形式給出，我們常常忽略了圖表中的信息。然而，被我們忽略的常常是關鍵。下圖是OPA376的datasheet中的PSRR圖表，從圖表中我們可以看出兩點信息：（1）PSRR是隨電源交流頻率的上升而下降的，（2）正負電源的AC-PSRR不同。 -
如何將雙電源的電路轉換成單電源電路
我們經常看到很多非常經典的運算放大器應用圖集，但是這些應用都建立在雙電源的基礎上，很多時候，電路的設計者必須用單電源供電，但是他們不知道該如何將雙電源的電路轉換成單電源電路。 在設計單電源電路時需要比雙電源電路更加小心，設計者必須要完全理解這篇文章中所述的內容。 -
5V單電源供電的寬帶放大器的設計與仿真
設計實現了一個5 V單電源供電的寬帶放大器基本功能。核心部分採用高速運算放大器OPA820ID作為一級放大電路，THS3091D作為末級放大電路，利用DC-DC交換器TPS61087DRC為末級放大電路供電，在輸出負載50 Ω上實現電壓增益等於40 dB。 -
乾貨| 實圖分析運放7大經典電路
對於不熟悉的運放應用電路，就使用該基本分析方法。運放是用途廣泛的器件，接入適當的反饋網絡，可用作精密的交流和直流放大器、有源濾波器、振蕩器及電壓比較器。7、單電源的應用在運放的實際使用，我們一般為了保持運放的頻率特性，一般都採用雙電源供電，但有的時候在實際使用，我們只有單電源的情況，也能實現運放的正常工作。 -
集成運放的偏置電路圖解析
打開APP 集成運放的偏置電路圖解析 發表於 2017-11-21 11:21:33 集成運放電路中的恆流偏置電流是如何工作的 集成運放中為了使各級電路均有穩定的靜態工作點，不是採用給電晶體b- e間或場效應管g-s間加偏置電壓來決定輸出迴路電流，而是為每級放大管輸出迴路注入恆定電流（Icg，Isg 或Idg;Isg）的方法來設置Q點，這種方法在具有恆流源的差分放大電路中曾採用過。 -
運放參數解釋及經常使用運放選型
電源電壓抑制比反映了電源變化對運放輸出的影響。 對於電源電壓抑制比低的運放，運放的電源須要作認真仔細的處理, 否則電源的紋波會引入到輸出端。當然，共模抑制比高的運放，可以補償一部分電源電壓抑制比，另外在使用雙電源供電時。正負電源的電源電壓抑制比可能不同樣。 -
多角度分析運放電路如何降噪,解決方法都在這裡了!
，100Hz紋波是主要的電源噪聲，對於運放電路，100Hz噪聲電平通常要求控制在10nV-100nV（RTI）內，這取決於三個因素：運放在100Hz時的電源抑制比（PSRR），穩壓器的紋波抑制比及穩壓器的輸入濾波電容的大小。 -
零漂移、單電源、軌對軌輸入/輸出運算放大器AD8751/8752/8754的...
摘要：AD875x系列是美國AD公司生產的高精度軌對軌運算放大器，具有零漂移、單電源供電、軌對軌輸入/輸出等特點，可廣泛用於溫度、壓力、應變、電流等精密測量的場合。本文概要介紹了它們的工作原理和幾個主要應用電路。 -
比較器的典型應用電路,如何區分比較器與運放,比較器與運放的差異
運放是一個從功能的角度命名的電路單元，可以由分立的器件實現，也可以實現在半導體晶片當中。隨著半導體技術的發展，如今絕大部分的運放是以單片的形式存在。現今運放的種類繁多，廣泛應用於幾乎所有的行業當中。它的電阻與溫度變化曲線雖然線性度並不好，但是它是單值函數（即溫度一定時，其阻值也是一定的單值）。如果我們設定在80℃時應接通散熱風扇，這80℃即設定的閾值溫度TTH，在特性曲線上可找到在80℃時對應的RT的阻值。R1的阻值是不變的（它安裝在電路板上，在環境溫度變化不大時可認為R1值不變），則可以計算出在80℃時的VA值。 -
學霸帶你飛 | 這些運放基本電路全解析,了解一下
本文引用地址：http://www.eepw.com.cn/article/201804/377990.htm 在設計單電源電路時需要比雙電源電路更加小心，設計者必須要完全理解這篇文章中所述的內容。 1.1 電源供電和單電源供電 所有的運算放大器都有兩個電源引腳，一般在資料中，它們的標識是VCC+和VCC-，但是有些時候它們的標識是VCC+和GND。 -
一種帶失調自校正運放的電流採樣電路設計
摘要：本文介紹了一種應用在電源管理晶片中帶失調自校正運放的電流採樣電路設計。相對於傳統的運放失調消除技術，本失調自校正運放設計無需開關電容相關技術，可節省一定的晶片面積，通過在晶片啟動時自動校正輸入失調，並將校正位鎖存。之後，由於運放零失調，可大大提高所述電流採樣電路的精度。