超前進位集成4(四)位加法器74LS283

2020-12-05 電子發燒友

超前進位集成4(四)位加法器74LS283

佚名 發表於 2009-04-07 10:36:35

超前進位集成４位加法器

74LS283

　　由於串行進位加法器的速度受到進位信號的限制，人們又設計了一種多位數超前進位加法邏輯電路，使每位的進位只由加數和被加數決定，而與低位的進位無關。現在介紹超前進位的概念。
　　由全加器的真值表可得Si和Ci的邏輯表達式：


　　定義兩個中間變量Gi和Pi：

　　當Ai＝Bi＝1時，Gi＝1，由Ci的表達式可得Ci＝1，即產生進位，所以Gi稱為產生量變 。若Pi＝1，則Ai·Bi＝0，Ci＝Ci-1，即Pi＝1時，低位的進位能傳送到高位的進位輸出端，故Pi稱為傳輸變量，這兩個變量都與進位信號無關。

　　將Gi和Pi代入Si和Ci得：

　　進而可得各位進位信號的羅輯表達如下：

　　由上式可知，因為進位信號只與變量Gi、Pi和 C-1有關，而C-1是向最低位的進位信號，其值為0，所以各位的進位信號都只與兩個加數有關，它們是可以並行產生的。根據超前進位概念構成的集成４位加法器74LS283的邏輯圖如下所示。

打開APP閱讀更多精彩內容

聲明：本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人，不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用，如有內容圖片侵權或者其他問題，請聯繫本站作侵刪。 侵權投訴

相關焦點

  • 加法器晶片74ls283中文資料匯總(74ls283引腳圖及功能_極限值及...
    打開APP 加法器晶片74ls283中文資料匯總（74ls283引腳圖及功能_極限值及應用電路） 發表於 2018-05-29 16:17:55
  • 一款32位嵌入式CPU的定點加法器設計
    首先從進位選擇加法器(Carry-Select Adder)[2]得到提示，將32位加法器一分為二，分為低16位加法器和高16位加法器,再將低16位加法器的進位輸出作為選擇信號，用於選擇高16位加法器的和及第27位的進位輸出(這個進位輸出要在溢出邏輯判斷中使用，而普通的加法器則不用產生進位)。
  • 加法器是什麼?加法器電路原理
    對於32位的二進位加法，相關的也有五個量：1，被加數A(32位)，2，被加數B(32位)，3，前一位的進位CIN(1位)，4，此位二數相加的和S(32位)，5，此位二數相加產生的進位COUT(1位)。　　要實現32位的二進位加法，一種自然的想法就是將1位的二進位加法重複32次(即逐位進位加法器)。
  • 74LS161集成計數器電路(2、3、4、6、8、10、60進位計數器)
    74LS161功能介紹 74LS161是4位二進位同步計數器，該計數器能同步並行預置數據，具有清零置數，計數和保持功能，具有進位輸出端，可以串接計數器使用。 15腳為進位輸出端RCO，高電平有效。74LS161可編程度數器的真值表如下。 表  74LS161可編程度數器的真值表
  • 加法器和乘法器簡介及設計
    簡單加法器簡單加法器是一個3輸入2輸出的邏輯單元，輸入是兩個相加位和一個前級進位，輸出是和，以及本級進位。功能就是實現帶進位的1位加法。另外一種稍微使用了一點技巧，它利用輸出的進位產生「和」位 SUM=ABC+(A+B+C)(not Carry) Carry=AB+(A+B)C 這樣總共需要28個管子。這種形式的電路重複利用Carry-out信號來產生 SUM，不需要異或門，節省了管子。但是它也有缺點：SUM信號比Carry遲產生。
  • 74ls194引腳圖及功能_74ls194功能表_74ls194應用電路
    打開APP 74ls194引腳圖及功能_74ls194功能表_74ls194應用電路 發表於 2017-12-22 08:57:08
  • 74ls245應用電路圖大全(四款74ls245LED動態顯示驅動及接收電路)
    打開APP 74ls245應用電路圖大全（四款74ls245LED動態顯示驅動及接收電路） 發表於 2018-04-28 09:02:27
  • 加法器
    2008-12-17 01:35     實現多位二進位數相加的電路稱為加法器
  • 移位寄存器74ls194應用電路圖大全(雙向移位寄存器/74HC93/環形...
    移位寄存器74ls194應用電路圖（一） 用兩片4位雙向移位寄存器74LS194接成一個8位雙向移位寄存器。 所要涉及的8位雙向移位寄存器需要完成8位二制數據的寄存，因此需要由兩片4位雙向移位寄存器74LS194組成。同時，8位雙向移位寄存器應具備4位雙向移位寄存器所有的邏輯功能，即能實現並行輸入、左移寄存、右移寄存、數據保持和異步清零等功能。 如圖所示，通過分析，將兩片4位雙向移位寄存器的輸入和輸出同時作為8位雙向移位寄存器的輸入和輸出。
  • 74ls90設計60進位計數器
    4） 不同晶片也可實現六十進位。 　　2.計數器設計組成 　　1） 用兩個74ls192晶片和一個與非門實現。 　　2） 當定時器遞增到59時，定時器會自動返回到00顯示，然後繼續計時。 　　3） 本設計主要設備是兩個74LS160同步十進位計數器，並且由200HZ，5V電源供給。
  • 74ls165中文資料匯總(74ls165引腳圖及功能_工作原理及應用電路)
    打開APP 74ls165中文資料匯總（74ls165引腳圖及功能_工作原理及應用電路） 發表於 2018-05-08 08:33:23
  • 74ls244中文資料匯總(74ls244引腳圖及功能_工作原理及應用電路)
    74LS244為3態8位緩衝器，一般用作總線驅動器。74LS244沒有鎖存的功能。地址鎖存器就是一個暫存器，它根據控制信號的狀態，將總線上地址代碼暫存起來。8086/8088數據和地址總線採用分時復用操作方法，即用同一總線既傳輸數據又傳輸地址。
  • 74ls221中文資料匯總(74ls221引腳圖及功能_邏輯功能及應用電路)
    打開APP 74ls221中文資料匯總（74ls221引腳圖及功能_邏輯功能及應用電路） 發表於 2018-05-09 10:50:54
  • 74ls374中文資料匯總(74ls374引腳圖及功能_真值表及特性)
    本文主要介紹的是74ls374中文資料匯總，首先介紹了74ls374引腳圖及功能，其次介紹了74ls374邏輯圖及真值表，最後闡述了74ls374推薦工作條件及特性，具體的跟隨小編一起來了解一下。
  • 優先編碼器74ls148引腳圖及功能介紹(工作原理,邏輯圖及應用電路)
    > 　　74LS148簡介 　　74LS148是8 線－3 線優先編碼器，共有 54/74148 和 54/74LS148 兩種線路結構型式，將 8 條數據線（0－7）進行 3 線（4-2-1）二進位（八進位）優先編碼，即對最高位數據線進行解碼。
  • 74ls373引腳圖及功能_工作原理_邏輯電路真值表_參數及應用電路
    一、74ls373引腳圖及功能介紹 　　當1腳是低電平時，只要11腳（鎖存控制端，G）上出現一個下降沿，輸出2（Q0）、5（Q1）、6（Q2）、9（Q3）、12（Q4）、15（Q5）、16（Q6）、19（Q7）立即呈現輸入腳3、4、7、8、13、14、17、18的狀態。 　　鎖存端LE 由高變低時，輸出端8 位信息被鎖存，直到LE 端再次有效。
  • S0A3 用表格區將10進位轉換為d進位
    任務1： 利用表格區做進位轉換（挑戰★）【說明】這階段的任務是實踐d進位的轉換用表格區來呈現，其轉換的步驟如下圖所示。以n=53轉換為二進位（d=2）為例，如左邊第一列所示，個位是53除以2的餘數，再把53除以2的商也就是26除以2得到的餘數0即對應的十位，依次類推，可得到53轉換為二進位的每位數值(由低位到高位），再倒序排列得到轉換的結果：1101011，轉換的結果可以通過表格區的B、C、D三列來解讀。