圖1. 帶下變頻級的典型接收器模擬信號鏈
將DDC功能集成至RF ADC中便不需要額外的模擬下變頻級， 並允許RF頻率域中的頻譜直接向下變頻至基帶進行處理。RF ADC處理GHz頻率域中頻譜的能力放寬了模擬域中進行多次下變頻的要求。DDC的這種功能使頻譜得以保留，同時允許通過抽取濾波進行過濾，這樣還能提供改善帶內動態範圍 （增加SNR）的優勢。有關該話題的更詳細討論可參見："祖父時代的ADC已成往事," 以及"千兆採樣ADC確保直接RF變頻." 這些文章進一步討論了 AD9680和 AD9625，以及它們的DDC功能。
圖2. 使用RF ADC（集成DDC）的接收器信號鏈
本文主要關注AD9680（以及 AD9690, AD9691 和 AD9684)中的DDC功能。為了理解DDC功能，並了解當ADC中集成了DDC時如何分析輸出頻譜，我們將以AD9680-500為例。ADI 網站上的折折頻工具將作為輔助工具使用。這款使用簡單但功能強大的工具可用來幫助理解ADC的混疊效應，這是分析集成了DDC的RF ADC（比如AD9680）中輸出頻譜的第一步。
本例中，AD9680-500工作時的輸入時鐘為368.64 MHz，模擬輸入頻率為270 MHz。首先，理解AD9680中數字處理模塊的設置很重要。AD9680將設為使用數字下變頻器(DDC)，其輸入為實數，輸出為複數，數控振蕩器(NCO)調諧頻率設為98 MHz，半帶濾波器1 (HB1)使能，6dB增益使能。由於輸出是複數，因此複數轉實數模塊禁用。DDC的基本原理圖如下所示。以下內容對於了解如何處理輸入信號音很重要：信號首先通過NCO，使輸入信號音的頻率偏移，然後通過抽取模塊，並可選擇性通過增益模塊，之後再選擇性通過複數轉實數模塊。
圖3. AD9680中的DDC信號處理模塊
從宏觀上把握信號流過AD9680也很重要。信號進入模擬輸入，通過ADC內核，進入DDC，通過JESD204B串行器，然後通過JESD204B串行輸出通道輸出。可以參見圖4中的AD9680功能框圖。
圖4. AD9680功能框圖
輸入採樣時鐘為368.64 MHz，模擬輸入頻率為270 MHz，因此輸入信號將混疊進入位於98.64 MHz處的第一奈奎斯特區。輸入頻率的二次諧波將混疊進入171.36 MHz處的第一奈奎斯特區，而三次諧波混疊至72.72 MHz。這可以從圖5中折頻工具曲線看出。
圖5. 折頻工具中的ADC輸出頻譜
圖5中顯示的折頻工具曲線給出了信號通過AD9680中的DDC 之前，位於ADC內核輸出端的信號狀態。信號通過AD9680中的第一個處理模塊是NCO，它會將頻譜在頻域中向左偏移98 MHz（記住調諧頻率是98 MHz）。這會將模擬輸入從98.64 MHz下移至0.64 MHz，二次諧波將下移至73.36 MHz，而三次諧波將下移至–25.28 MHz（記住我們觀察的是複數輸出）。這可以從Visual Analog的FFT曲線中看出，如下文圖6所示。
圖6. 經過DDC後的FFT複數輸出（NCO = 98 MHz，2倍抽取）
從圖6中的FFT曲線中可以清楚地看到NCO如何偏移我們在折頻工具中觀察到的頻率。有意思的是，我們可以在FFT中看到一個未經表達的信號音。然而，這個信號音真的沒有經過表達嗎？NCO並不偏移所有頻率。本例中，它將98 MHz的基頻輸入信號音混疊向下偏移至0.64 MHz，並將二次諧波偏移至73.36 MHz，將三次諧波偏移至–25.28 MHz。此外，還有另一個信號音也發生了偏移，並出現在86.32 MHz。這個信號音的來源是哪裡？它是否由於DDC或ADC的信號處理而產生的？答案是：對，也不對。
讓我們更加細緻地看一下這個場景。折頻工具不包含ADC的直流失調。該直流失調導致直流（或0 Hz）處存在信號音。折頻工具假設ADC是理想器件，無直流失調。在AD9680的實際輸出中，0Hz處的直流失調信號音向下偏移至–98 MHz。由於複數混頻和抽取，直流失調信號音折回實數頻域中的第一奈奎斯特區。對於信號音偏移進入第二奈奎斯特區的複數輸入信號而言，它將會繞回至實數頻域中的第一奈奎斯特區。由於使能了抽取，並且抽取率等於2，我們的抽取奈奎斯特區寬度為92.16 MHz（回憶一下：fs = 368.64 MHz，抽取採樣速率為184.32 MHz，奈奎斯特區為92.16 MHz）。直流失調信號音偏移至–98 MHz，為92.16 MHz奈奎斯特區邊界以外5.84 MHz。當該信號音繞回至第一奈奎斯特區時，它的失調和實數頻域中的奈奎斯特區邊界相同，即92.16 MHz – 5.84 MHz = 86.32 MHz。這正是我們在上文FFT曲線中看到的信號音！因此，技術上而言，ADC產生信號（因為它是直流失調），而DDC略微移動它。這時候就需要進行良好的頻率規劃。適當的頻率規劃有助於避免此類情形。
現在，我們討論了一個使用NCO和HB1濾波器的示例，其抽取率等於2；讓我們在這個示例中再加入一點東西。現在，我們將增加DDC抽取率，以便觀察頻率摺疊效應以及採用較高抽取率和NCO頻率調諧時的轉換情況。
本例中，我們觀察採用491.52 MHz輸入時鐘和150.1 MHz模擬輸入頻率的AD9680-500工作情況。AD9680將設為使用數字下變頻器(DDC)，並採用實數輸入、複數輸出、NCO調諧頻率為155 MHz、半帶濾波器1(HB1)和半帶濾波器2(HB2)使能（總抽取率等於4）、6 dB增益使能。由於輸出是複數，因此複數轉實數模塊禁用。回顧圖3中的DDC基本原理圖，該圖表示信號流過DDC。同樣，信號首先通過NCO，偏移輸入信號音的頻率，然後通過抽取、增益模塊，以及在本例中旁路複數轉實數模塊。
我們將再次使用折頻工具 來幫助理解ADC的混疊效應，以便評估模擬輸入頻率和諧波在頻域中的位置。本例中，我們有個實數信號，採樣速率為491.52 MSPS，抽取率設為4，輸出複數。在ADC的輸出端，採用折頻工具顯示的信號如圖7所示。
圖7. 折頻工具中的ADC輸出頻譜
輸入採樣時鐘為491.52 MHz，模擬輸入頻率為150.1 MHz，因此輸入信號將殘留在第一奈奎斯特區。位於300.2 MHz的輸入頻率二次諧波將混疊進入191.32 MHz處的第一奈奎斯特區， 而450.3 MHz處的三次諧波混疊進入41.22 MHz處的第一奈奎斯特區。這是信號通過DDC之前ADC輸出端上的信號狀態。
現在，讓我們看一下信號如何通過DDC內部的數字處理模塊。我們將查看進入每一級的信號，並觀察NCO如何偏移信號，而抽取過程隨後又是如何摺疊信號的。我們將保持曲線的輸入採樣速率(491.52 MSPS)，fs項與此採樣速率有關。讓我們觀察一般過程，如圖8所示。NCO將向左偏移輸入信號。一旦複數（負頻率）域中的信號偏移超過–fs/2，就會折回第一奈奎斯特區。接下來，信號通過第一抽取濾波器HB1，抽取率為2。在圖中顯示了抽取過程，但沒有顯示濾波器響應，雖然這兩個操作是同時發生的。這是為了簡單起見。完成第 一次2倍抽取之後，fs/4至fs/2的頻譜轉換為–fs/4至DC的頻率。類似地，–fs/2至–fs/4的頻譜轉換為DC至fs/4的頻率。信號現在通過第二抽取濾波器HB2，它也是2倍抽取（總抽取現在等於 4）。fs/8至fs/4的頻譜將轉換為–fs/8至DC的頻率。類似地，– fs/4至–fs/8的頻譜將轉換為DC至fs/8的頻率。雖然圖中顯示了抽取，但沒有顯示抽取濾波操作。
圖8. 抽取濾波器對ADC輸出頻譜的影響—一般示例
記得上一個示例中，我們討論了491.52 MSPS輸入採樣速率以及150.1 MHz輸入頻率。NCO頻率為155 MHz，抽取率等於4（由於NCO解析度，實際NCO頻率為154.94 MHz）。因此，輸出採樣速率為122.88 MSPS。由於AD9680配置為複數混頻，我們需要在分析中包含複數頻率域。圖9顯示了頻率轉換非常繁忙，但如果仔細研究的話可以看到信號流。
圖9. 抽取濾波器對ADC輸出頻譜的影響—實際示例
NCO偏移後的頻譜：
1.基頻從+150.1 MHz下移至–4.94 MHz。
2.基頻鏡像從–150.1 MHz開始偏移，並繞回至186.48 MHz。
3.二次諧波從191.32 MHz下移至36.38 MHz。
4.三次諧波從+41.22 MHz下移至–113.72 MHz。
2倍抽取後的頻譜：
1.基頻停留在–4.94 MHz。
2.基頻鏡像向下轉換至–59.28 MHz，並由HB1抽取濾波器衰減。
3.二次諧波停留在36.38 MHz。
4.三次諧波由HB1抽取濾波器大幅衰減。
4倍抽取後的頻譜：
1.基頻停留在–4.94 MHz。
2.基頻鏡像停留在–59.28 MHz。
3.二次諧波停留在-36.38 MHz。
4.過濾三次諧波，並由HB2抽取濾波器幾乎完全消除。圖9.
現在，來看看AD9680-500的實際測量。可以看到基頻位於–4.94 MHz 。基頻鏡像位於–59.28 MHz ，幅度為–67.112 dBFS，意味著鏡像衰減了大約66 dB。二次諧波位於36.38 MHz。注意，VisualAnalog無法正確找到諧波頻率，因為它不解析NCO頻率和抽取率。
圖10. 信號經過DDC後的FFT複數輸出曲線（NCO = 155 MHz，4倍抽取）
如果DDC設為實數輸入和複數輸出，並且NCO頻率為155 MHz（實際是154.94 MHz），那麼從FFT中可以看出AD9680- 500的輸出頻譜，而抽取率為4。我鼓勵大家了解信號流程圖，理解頻譜是如何偏移和轉換的。我還鼓勵大家詳細了解本文中的示例，以便理解DDC對於ADC輸出頻譜的影響。我建議列印圖8 並隨時參考，供分析AD9680 、AD9690 、 AD9691和AD9684的輸出頻譜時使用。支持這些產品時，我遇到了很多人們認為無法解釋的ADC輸出頻譜相關的頻率問題。然而一旦完成了分析，並通過NCO和抽取濾波器分析了信號流，之前認為無法解釋的頻譜雜散便可以證明它們實際上是確實應當存在的信號。我希望，通過閱讀和學習本文，下次碰到集成DDC的ADC時，您可以更有準備地處理問題。敬請關注第二部分—我們將從其它方面繼續討論DDC，以及如何仿真它的行為。我們將討論ADC混疊導致的抽取濾波器響應，將會提供更多示例，並使用Virtual Eval來觀察AD9680中的DDC工作情況及其對ADC輸出頻譜的影響。