CMOS觸發器的結構與工作原理

2020-11-26 電子產品世界
CMOS D觸發器足主-從結構形式的一種邊沿觸發器,CMOS T型觸發器、JK觸發器、計數單元、移位單元和各種時序電路都由其組成,因此儀以CMOS D觸發器為例進行說明。

圖1是用CMOS傳輸門和反相器構成的D觸發器,反相器G1、G2和傳輸門TG1、TG2組成了主觸發器,反相器G3、G4和傳輸門TG3、TG4組成了從觸發器。TG1和TG3分別為主觸發器和從觸發器的輸入控制門。反相器G5、G6對時鐘輸入信號CP進行反相及緩衝,其輸出CP和CP′作為傳輸門的控制信號。根據CMOS傳輸門的工作原理和圖中控制信號的極性標註可知,當傳輸門TG1、TG4導通時,TG2、TG3截止;反之,當TG1、TG4截止時,TG2、TG3導通。

當CP′=0,CP′=1時,TG1導通,TG2截止,D端輸入信號送人主觸發器中,使Q′=D,Q′=D,但這時主觸發器尚未形成反饋連接,不能自行保持。Q′、Q′跟隨D端的狀態變化;同時,由於TG3截止,TG4導通,所以從觸發器形成反饋連接,維持原狀態不變,而且它與主觸發器的聯繫被TG3切斷。

當CP′的上升沿到達(即CP′跳變為1,CP′下降為0)時,TG1截止,TG2導通,切斷了D信號的輸入,由於G1的輸入電容存儲效應,G1輸入端電壓不會立即消失,於是Q′、Q′在TG1截止前的狀態被保存下來;同時由於TG3導通、TG4截止,主觸發器的狀態通過TG3和G3送到了輸出端,使Q=Q′=D(CP上升沿到達時D的狀態),而Q=Q′=D。

在CP′=1,CP′=0期間,Q=Q′=D,Q=Q′=D的狀態一直不會改變,直到CP′下降沿到達時(即CP′跳變為0,CP′跳變為1),TG2、TG3又截止,TG1、TG4又導通,主觸發器又開始接收D端新數據,從觸發器維持已轉換後的狀態。

可見,這種觸發器的動作特點是輸出端的狀態轉換發生在CP′的上升沿,而且觸發器所保持的狀態僅僅取決於CP′上升沿到達時的輸入狀態。正因為觸發器輸出端狀態的轉換發生在CP′的上升沿(即CP的上升沿),所以這是一個CP上升沿觸發的邊沿觸發器,CP上升沿為有效觸發沿,或稱CP上升沿為有效沿(下降沿為無效沿)。若將四個傳輸門的控制信號CP′和CP′極性都換成相反的狀態,則CP下降沿為有效沿,而上升沿為無效沿。下面以CP上升沿為有效觸發沿進行分析。

相關焦點

  • 總結觸發器工作原理和特性
    Qn+1觸發器的功能描述功能表 ( 特性表、真值表)、狀態圖、特性方程(邏輯函數表達式)、時序圖(波形圖)觸發器的電路結構與工作原理主從D觸發器:1、電路結構:由兩個結構相同D鎖存器組成:主鎖存器與從鎖存器。TG1和TG4的工作狀態相同;TG2和TG3的工作狀態相同。
  • 施密特觸發器電路及工作原理詳解_施密特觸發器特點_施密特觸發器...
    打開APP 施密特觸發器電路及工作原理詳解_施密特觸發器特點_施密特觸發器的作用 發表於 2018-01-16 11:50:23
  • cmos傳輸門如何傳輸(cmos傳輸門工作原理及作用_真值表)
    打開APP cmos傳輸門如何傳輸(cmos傳輸門工作原理及作用_真值表) 發表於 2018-04-08 14:06:45
  • 一文看懂單穩態觸發器工作原理及作用
    打開APP 一文看懂單穩態觸發器工作原理及作用 發表於 2018-03-27 10:02:25 單穩態觸發器輸出脈衝寬度tpo=1.1RC。
  • 雙穩態觸發器的工作原理詳解
    雙穩態觸發器是脈衝和數字電路中常用的基本觸發器之一。雙穩態觸發器的特點是具有兩個穩定的狀態,並且在外加觸發信號的作用下,可以由一種穩定狀態轉換為另一種穩定狀態。在沒有外加觸發信號時,現有狀態將一直保持下去,雙穩態觸發器可以由電晶體、數字電路或時基電路等構成。
  • jk觸發器是什麼原理_jk觸發器特性表和狀態轉換圖
    打開APP jk觸發器是什麼原理_jk觸發器特性表和狀態轉換圖 發表於 2017-12-25 17:30:03   JK觸發器是數字電路觸發器中的一種基本電路單元
  • GPIO內部結構及工作原理
    STM32F103ZET6:共144個引腳,7組IO口,每組16個IO口 7*16=112個IO口(這7組IO口分別為GPIOA,GPIOB…GPIOG) 例如:PGIOA包含PA0,PA1,PA2…PA15,每組16個IO口   二、IO口的基本結構和工作方式
  • 同步計數器的結構與工作原理
    計數器的應用之一計數器的工作過程分為兩步。在工作前應先對計數器進行復位清零。在復位控制端送一個負脈衝到各觸發器Rd端, 觸發器狀態都變為「0",即Q2Q1Q0=000 。第二步:計數器開始計數。當第1個時鐘脈衝的下降沿到來時,3個觸發器同時工作。在時鐘脈衝下降沿到來時, 觸發器F。
  • 機械計數器結構及原理圖
    打開APP 機械計數器結構及原理圖 發表於 2018-02-24 15:31:08 計數是一種最簡單基本的運算,計數器就是實現這種運算的邏輯電路,計數器在數字系統中主要是對脈衝的個數進行計數,以實現測量、計數和控制的功能,同時兼有分頻功能,計數器是由基本的計數單元和一些控制門所組成,計數單元則由一系列具有存儲信息功能的各類觸發器構成,這些觸發器有RS觸發器、T觸發器、D觸發器及JK觸發器等。
  • 脈衝和邊沿觸發器區別
    邊沿觸發器,指的是接收時鐘脈衝CP 的某一約定跳變(正跳變或負跳變)來到時的輸入數據。在CP=l 及CP=0 期間以及CP非約定跳變到來時,觸發器不接收數據的觸發器。   邊沿觸發器 具有下列特點的觸發器稱為邊沿觸發方式觸發器,簡稱邊沿觸發器。
  • ...匯總(引腳圖及功能_工作原理及方式_功能結構_參數_應用電路詳解)
    異步置位輸入(高電平有效)   VSS:系統地(0V)   2SD:異步置位輸入(高電平有效)   2D:數據輸入   2CD:異步復位輸入(高電平有效)   2CP:時鐘輸入(低到高時鐘觸發沿有效)   2Q:邏輯負輸出   2Q:邏輯正輸出   VDD:系統電源   CD4013功能和結構
  • 移位寄存器的特點_移位寄存器工作原理
    移位寄存器概要   在數字電路中,移位寄存器(英語:shiftregister)是一種在若干相同時間脈衝下工作的以觸發器為基礎的器件,數據以並行或串行的方式輸入到該器件中,然後每個時間脈衝依次向左或右移動一個比特,在輸出端進行輸出。
  • 詳解照明燈開關電路的工作原理
    RS觸發器集成電路CD4043,它是或非門結構的RS觸發器,在這裡接成單穩態工作模式。(2)工作原理當人體接觸到金屬觸摸接點X時,人體感應電壓經 R 1 加至觸發器的S端(置「1」輸入端),其中的正脈衝使觸發器置「1」,輸出端 Q =1(高電平),通過 R 4 使單向晶閘管VS導通,照明燈EL點亮。
  • cd4013中文資料匯總(引腳圖及功能_工作原理及方式_功能結構_參數...
    真值表   CD4013工作原理   (2)單穩態工作方式   圖為D觸發器單穩態工作方式。在CP作用下,Q端由0跳到1,並通過R向電容C充電,當電容C上電壓Vc上升門限電壓VT(≈1/2VDD)時,觸發器被強迫復位,Q端由1自動跳到0,同時,Vc通過二極體VD迅速放電,為下一周期的工作做好準備。   在單穩態工作方式中,Q端的0態為穩態,而1態稱為暫穩態,tw為暫穩態寬度,由RC決定:tw=0.693RC。D觸發器構成定時器消抖動電路都工作於單穩態方式。
  • 移位寄存器的工作原理是什麼?
    移位寄存器的工作原理是什麼? 佚名 發表於 2010-03-08 14:56:55 移位寄存器的工作原理是什麼?
  • 繼電器工作原理
    本文引用地址:http://www.eepw.com.cn/article/268240.htm  繼電器使用者很多,用途也廣,但其原理,卻是異曲同工,也正因為如此,再次嘮叨其工作原理的重要也就不算繁瑣了。
  • 磁性接近開關工作原理
    本文引用地址:http://www.eepw.com.cn/article/201710/366621.htm  接近開關是傳感器家族中眾多種類中的一個,它是利用電磁工作原理,用先進的工藝製成的,是一種位置傳感器。它能通過傳感器與物體之間的位置關係變化,將非電量或電磁量轉化為所希望的電信號,從而達到控制或測量的目的。接近傳感器目前所採用的原理有電感式、磁式、光學式、超聲式和電容式等。
  • 太陽能跟蹤控制器的工作原理
    作者:胡濟元    現有的太陽能自動跟蹤控制器無外乎兩種:一是使用一隻光敏傳感器與施密特觸發器或單穩態觸發器,構成光控施密特觸發器或光控單穩態觸發器來控制電機的停、轉;二是使用兩隻光敏傳感器與兩隻比較器分別構成兩個光控比較器控制電機的正反轉
  • 霍爾傳感器的工作原理及分類應用
    霍爾傳感器的工作原理磁場中有一個霍爾半導體片,恆定電流I從A到B通過該片。在洛侖茲力的作用下,I的電子流在通過霍爾半導體時向一側偏移,使該片在CD方向上產生電位差,這就是所謂的霍爾電壓。這樣,霍爾集成電路的輸出電壓的變化,就能表示出葉輪驅動軸的某一位置,利用這一工作原理,可將霍爾集成電路片用作用點火正時傳感器。霍爾效應傳感器屬於被動型傳感器,它要有外加電源才能工作,這一特點使它能檢測轉速低的運轉情況。霍爾傳感器的分類霍爾傳感器分為線型霍爾傳感器和開關型霍爾傳感器兩種。
  • cmos帶隙基準電壓源設計
    打開APP cmos帶隙基準電壓源設計 發表於 2017-11-24 15:45:20   cmos帶隙基準源設計電路   為了得到較低的輸出電壓,在兩個電晶體支路上分別並聯一個電阻,根據此原理,設計電路圖[3]如圖2所示。