FIR濾波器設計方案

FIR濾波器設計方案

電子設計 發表於 2018-10-02 14:09:07

1.引言

在信息信號處理過程中，如對信號的過濾、檢測、預測等，都要使用濾波器，數字濾波器是數位訊號處理（DSP，DigitalSignalProcessing）中使用最廣泛的一種器件。常用的濾波器有無限長單位脈衝響應（ⅡR）濾波器和有限長單位脈衝響應（FIR）濾波器兩種，其中，FIR濾波器能提供理想的線性相位響應，在整個頻帶上獲得常數群時延從而得到零失真輸出信號，同時它可以採用十分簡單的算法實現，這兩個優點使FIR濾波器成為明智的設計工程師的首選，在採用VHDL或VerilogHDL等硬體描述語言設計數字濾波器時，由於程序的編寫往往不能達到良好優化而使濾波器性能表現一般。而採用調試好的IPCore需要向Altera公司購買。採用了一種基於DSPBuilder的FPGA設計方法，使FIR濾波器設計較為簡單易行，並能滿足設計要求。

2 FIR濾波器介紹

2.1 FIR濾波器設計的原理

FIR濾波器的數學表達式可用差分方程（1）來表示：

其中：r是FIR的濾波器的抽頭數；b（r）是第r級抽頭數（單位脈衝響應）；x（n-r）是延時r個抽頭的輸入信號。

設計濾波器的任務就是尋求一個因果，物理上可實現的系統函數H（z），使其頻率響應H（ejw）滿足所希望得到的頻域指標。

2.2 設計要求

數字濾波器實際上是一個採用有限精度算法實現的線性非時變離散系統，它的設計步驟為先根據需要確定其性能指標，設計一個系統函數H（z）逼近所需要的技術指標，最後採用有限的精度算法實現。本系統的設計指標為；設計一個16階的低通濾波器，對模擬信號的採樣頻率fs為48KHz要求信號的截止頻率fc=10.8kHz輸入序列位寬為9位（最寬位為符號位）。

3 DSPBuilder介紹

DSPbuilder是Altera推出的一個DSP開發工具，它在QuartusⅡFPGA設計環境中集成了Mathworks的Matlab和simulinkDSP開發軟體［2］。

以往Matlab工具的使用往往作為DSP算法的建模和基於純數學的仿真，其數學模型無法為硬體DSP應用系統直接產生實用程序代碼，仿真測試的結果也僅僅是基於數學算法結構。而以往FPGA所需的傳統的基於硬體描述語言（HDL）的設計由於要考慮FPGA的硬體的δ延時與VHDL的遞歸算法的銜接，以及補碼運算和乘積結果截取等問題，相當繁雜。

對DSP是Builder而言，頂層的開發工具是MatLab/Simulink整個開發流層幾乎可以在同一環境中完成，真正實現了自定向下的設計流程，包括DSP系統的建模、系統級仿真、設計模型向VHDL硬體描述語言代碼的轉換、RTL（邏輯綜合RegisterTransferLevel）級功能仿真測試、編譯適配和布局布線、時序實時仿真直至對DSP目標器件的編程配置，整個設計流程一氣呵成地將系統描述和硬體實現有機地融為一體，充分顯示了現代電子設計自動化開發的特點與優勢。

4 FIR數字濾波器的DSPBuilder設計

4.1 FIR濾波器參數選取

用Matlab提供的濾波器設計的專門工具箱———FDATool仿真設計濾波器，滿足要求的FlR濾波器幅頻特性如圖1，由於浮點小數FPGA中實現比較困難，且代價太大，因而需要將濾波器的係數和輸入數據轉化為整數，其中量化後的係數在Matlab主窗口可直接轉化，對於輸入數據，可乘上一定的增益用Altbus控制位寬轉化為整數輸入。

4.2 FIR濾波器模型建立

根據FIR濾波器原理，可以利用FPGA來實現FIR濾波電路，DSPBuilder設計流程的第一步是在Matlab/Simulink中進行設計輸入，即在Matlab的Simulink環境建立一個MDL模型文件，用圖形方式調用AlteraDSPBuilder和其他的Simulink庫中的圖形模塊，構成系統級或算法級設計框圖（或稱Simulink建模），如圖2所示。

4.3 基於DSPBuilder的濾波器仿真

輸入信號分別採用頻率f1=8KHz和f2=16KHz的兩個正弦信號進行疊加。其中的仿真波形如圖3所示，從FIR濾波電路的仿真結果看出，輸入信號通過濾波器後輸出基本上變成單頻率的正弦信號，進一步通過頻譜儀可看出f2得到了較大的抑制，與條件規定的fc=10.8kHz低通濾波器相符合，至此完成了模型仿真。

4.4 運用Modelsim進行功能仿真

在Simulink中進行的仿真是屬於系統驗證性質的，是對MDL文件進行的仿真，並沒有對生成的VHDL代碼進行過仿真。事實上，生成VHDL描述是RTL級的，是針對具體的硬體結構的，而在Matlab的Simulink中的模型仿真是算法級（系統級）的，是針對算法實現的，這二者之間有可能存在軟體理解上的差異，轉換後的VHDL代碼實現可能與MDL模型描述的情況不完全相符，這就是需要針對生成的RTL級VHDL代碼進行功能仿真。

在此，筆者利用Modelsim對生成的VHDL代碼進行功能仿真。設置輸入輸出信號均為模擬形式，出現如圖4所示的仿真波形，可以看到這與Simulink裡的仿真結果基本一致，即可在QuartusⅡ環境下進行硬體設計。

4.5 在FPGA器件中實現FIR濾波器

在QuartusⅡ環境中打開DSPBuilder建立的QuartusⅡ項目文件firl.qpf。在QuartusⅡ中進行再一次仿真，由此可以看到符合要求時序波形，然後指定器件引腳並進行編譯，最後下載到FPGA器件中，就可以對硬體進行測試，加上CLCOK信號和使能信號，用信號發生器產生所要求的兩個不同頻率的正弦信號，就可以在示波器上看到濾波以後的結果，需要設計不同的濾波器電路時，僅修改FIR濾波模型文件就可以實現，這樣不僅避免了繁瑣的VHDL語言編程，而且便於進行調整。

5 結束語

在利用FPGA進行數字濾波器的開發時，採用DSPBuilder作為設計工具能加快進度。當然，在實際應用中，受精度、速度和器件選擇方面的影響，可以對其轉化的VHDL進行進一步的優化。

打開APP閱讀更多精彩內容

聲明：本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人，不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用，如有內容圖片侵權或者其他問題，請聯繫本站作侵刪。 侵權投訴