一種數字控制的三相移相觸發電路的設計

1 概述

目前，我國的可控矽觸發電路分為三類：第一類是模擬型。該類型是80年代初出現的專用集成觸發電路產品，此類可控矽觸發電路易受元件參數分散性、同步電壓波形畸變、溫度變化等因數影響，電路較為複雜，可靠性低，抗幹擾性差，而且輸出不穩定，裝置功率大等缺點；第二類是可編程數字型。此類型採用單片機、CPLD等設計，採用編程設置同步和移相．但該類型觸發電路具有電路規模較大，技術要求高，軟體抗幹擾能力差等缺點，而且不易實現小型化、小量產，限制了其廣泛應用；第三類是採用數字移相的集成電路。該類觸發電路克服了以上兩類的一些缺點，大大提高了移相精度和對稱度，且易於控制，提高電路的穩定性和可靠性。這裡給出一款用於可控矽的集成電路數字控制的三相移相觸發電路。針對點電網及現場出現的噪聲幹擾問題，提出一種去抖動電路設計方案．闡述了移相電路的基本設計思路。

2 電路設計

2．1 電路框架

三相正弦輸入(ACl～AC3)經比較器，轉換成與輸入同步的方波信號，再經去抖動電路消除輸入信號噪聲，生成乾淨的同步方波信號，進入移相電路。移相控制信號由外部電壓輸入提供，移相控制電壓經9 bit A／D轉換器轉換，作為移相電路中計數器的初始值，當計數器計數滿時，產生一個移相脈衝，該移相脈衝再次觸發脈寬發生電路，產生所需的脈寬信號，經調製後輸出。該電路框圖如圖1所示。表l給出了各引腳功能說明。

2．2 噪聲消除電路

圖2是去抖動電路。三相交流電同步信號經比較器後，通過觸發器使其與內部時鐘同步，同步信號a．b和c分別對應圖3中的／net63．／net58和／net43，可見這3個信號的上升沿和下降沿都具有毛刺抖動信號。圖2中的電路A部分是邊沿檢測電路，其功能是利用a，b和c所有上升沿和下降沿產生小脈衝。電路A部分的輸出作為時鐘信號進入電路B，實現去抖動電路。當第一個脈衝到來時，觸發器輸出高電平，同時啟動電阻電容的充電電路，電容充電，當充電達到使其後面的反相器翻轉，觸發器復位，觸發器輸出低電平。電容充電波形如圖3中的／net90，觸發器輸出信號波形為／net52。再利用該輸出信號作為時鐘信號對同步信號a，b和c採樣，濾除信號中的所有毛刺抖動成分，最終輸出信號為／out3，／out2和／outl。

2．3 移相電路

移相電路是數字三相移相觸發電路的主要部分。其原理如圖4所示，同步信號、正弦信號通過過零比較器變為相位與周期一致的同步方波，上升沿和下降沿檢驗電路檢驗出同步方波的上升沿和下降沿，產生的兩個尖脈衝分別對應同步信號正負半周的的觸發信號。採用該觸發信號啟動計數器進行減法計數，A/D轉換器輸出置為計數器的初值，當減法計數器為零時則產生移相後的尖脈衝，減法計數器的啟動和停止脈衝之間的相位差，即對應於脈衝群與正弦波之間的相位差△φ。

2．3．1 移相範圍

計數器的時鐘CLK(晶體振蕩器)是由晶體振蕩器提供的恆定值。假設A/D轉換器的位數為N，解析度即為2N。滯後時間最大值為：時可以選擇適當的N和晶振，晶體振蕩器，使2N/f晶振≥T工頻/2(10 ms)。因此，當直流控制電平Vcon從5一OV調節時，脈衝群與正弦波之間的相位差△φ對應於O～(T工頻/2)。因此，一般情況下，觸發電路的相移範圍為：△φ∈[0，(T工頻/2)]。但由於集成電路的製作工藝的差異、電網的頻率波動和比較器檢測過零點的精確度不高．實際移相範圍要比以上的範圍窄一些，只要移相範圍不小於178°即可滿足較高的要求。

2．3．2 控制精度

控制精度是指A／D轉換器輸出的數字量變化一位時。輸出角度的變化值，設A／D轉換器的位數為N位，那麼A/D轉換器輸出最大的數字量為2N，故觸發器的控制精度若A／D轉換器的位數為9位(N=9)，那麼控制精度為180°／2°=0.35l 6°／bit。

2．4 A／D轉換電路

考慮到設計要求，由於處理時鐘頻率不高，因此採用中速逐次逼近式A／D轉換器，其工作原理如圖5所示，包含比較器、D／A轉換器、寄存器、時鐘信號源和控制邏輯等5部分。

轉換周期從採樣所需轉換的輸入模擬信號開始。數字控制邏輯電路假設MSB為1，其他所有碼元為0。將此數字字作為分壓電阻網絡的輸入，產生0．5UREF的模擬信號，如圖6所示。比較該模擬信號和採樣模擬信號。如果比較器輸出高電平，數字控制邏輯電路則令MSB為1；如果輸出低電平，則MSB為0。這樣實現逐次逼近的第一步．並確定MSB值。然後猜想次高位為1，其餘位為0，並和已知數值的MSB位組成數字量，輸入分壓電阻網絡。再比較分壓電阻網絡輸出和採樣輸入信號，如果比較器輸出高電平，則次高位為1；反之則為0。直到所有數字量的位在逐次逼近中確定為止。

2．5 電路布局

移相觸發集成電路採用1．2μm N阱雙層多晶單層金屬CMOS集成電路設計規則設計電路布局。採用全定製的布局設計方法。其特點是針對每個電晶體優化電路參數和布局以獲得最佳性能以及最小面積。布局設計需解決的關鍵問題是減少襯底耦合噪聲的影響，可通過以下途徑解決：

(1)阱隔離環低摻雜的襯底中，物理隔離通過增加注入孔和感應孔間的距離來增加兩者間的電阻，增強隔離效果。

(2)用P+擴散層形成隔離 P+擴散層通過吸收數字器件注入襯底的噪聲電流達到隔離效果，隔離環用於包圍數字電路或者是模擬電路。從另一個角度看，引入了P+隔離環後，減少環內的那部分襯底區域到地的電阻，也相應減小該區域受到的耦合噪聲幹擾。

(3)數字電路地與襯底分離將數字電路的N管的源極通過Metal接地，而不與襯底相連。襯底為模擬地，因此通過這種措施將模擬電路和數字電路地分開．模擬和數字電路通過地線耦合抑制噪聲。

2．6 仿真結果

仿真結果如圖7所示，輸入為三相正弦信號，輸出為6路移相觸發脈衝。

3 測試結果

圖8給出該系統測試結果。其中，其基本電參數測試結果如下：靜態電源電流IDO8 mA，輸入端漏電流IILlμA，輸入端漏電流IIHlμA，輸出吸收電0流IOL1(VOL=0．8 V)>25 mA，輸出驅動電流IOH1(VOH=4 V)一25 mA，輸出吸收電流IOL2(VOL=0．5 V)>3 mA，高阻態漏電流IOZlμA。其功能測試結果為：移相範圍為0～178°，移相精度為0．35°／mV。

4 結語

設計了一款用於可控矽控制的三相移相觸發電路。針對點電網及現場出現的問題，提出了一種去抖動電路解決方案，給出了移相電路的基本設計思路。通過仿真和實際測試．該電路的移相範圍達到178°，移相精度為0．35°／mV。該電路採用數字控制方式，使得移相精度和對稱度大大提高，且控制方便，提高了電路的穩定性和可靠性，並克服以往電路精度差、可靠性低以及技術複雜等缺點。