新的LatticeECP4系列重新定義低成本、低功耗FPGA

2021-01-13 電子產品世界

        2011年11月29日消息， 萊迪思半導體公司（NASDAQ: LSCC）今天用宣布推出下一代LatticeECP4™FPGA系列，由其重新定義了低成本，低功耗的中檔FPGA市場，具有6 Gbps的SERDES採用低成本wire-bond封裝，功能強大的DSP塊和具有基於硬IP的通信引擎，適用於成本和功耗敏感的無線、有線、視頻，和計算市場。 LatticeECP4 FPGA系列以屢獲殊榮的LatticeECP3™系列為基礎，為主流客戶提供高級功能，同時保持業界領先的低功耗和低成本。對於為各種應用開發主流平臺， LatticeECP4器件是非常理想的，如遠程無線射頻頭、分布式天線系統、蜂窩基站、乙太網匯聚、交換、路由、工業網絡、視頻信號處理、視頻傳輸和數據中心的計算。

本文引用地址：http://www.eepw.com.cn/article/126469.htm

高品質的SERDES和固化的通信引擎
        LatticeECP4 FPGA包含多達16個符合CEI 標準的6 Gbps SERDES通道，具有嵌入式物理編碼子層（PCS）模塊，採用低成本wire-bonded封裝和高性能flip chip封裝，使客戶能夠選擇以晶片到晶片以及遠距離背板應用的方式部署LatticeECP4 FPGA。多功能和可配置的SERDES / PCS可以無縫地與固化的通信引擎相集成，經濟地構建完整的高帶寬子系統。通信引擎比用類似的FPGA實現減少10倍以上的功耗和成本。  LatticeECP4通信引擎組合包括針對PCI Express2.1、多個10千兆乙太網MAC和三速乙太網MAC，以及串行快速I / O（SRIO）2.1的解決方案。 SERDES / PCS和通信引擎的結合是完成基於複雜串行協議的設計的理想選擇，具有較低的成本，功耗和小尺寸的特點，同時加快了產品的上市時間。

創新的DSP處理技術，減少了乘法器的數量
         LatticeECP4系列具有功能強大的數位訊號處理（DSP）模塊，18x18乘法器、寬ALU、加法樹，以及用於級聯的進位鏈塊。獨特的加速邏輯意味著每個LatticeECP4 DSP模塊可等於4個LatticeECP3 DSP模塊， 4倍於上一代LatticeECP3器件的信號處理能力。靈活的18x18乘法器可以分解成9X9或組合成36X36，以便完美的符合客戶的應用需求。此外，多達576個乘法器可以級聯在一起構成複雜的濾波器，用於無線遠程射頻頭（RRH）、基於MIMO射頻天線的解決方案，以及視頻處理的應用。

更高的性能和容量
        LatticeECP4 FPGA的速度比上一代器件快50％，具有1066 Mbps的DDR3存儲器接口和1.25 Gbps的LVDS I / O，也可作為串行千兆乙太網接口。新的LatticeECP4 系列還有66％以上的邏輯資源和42％以上的嵌入式存儲器，使設計工程師能夠在FPGA中構造完整的片上系統。

        萊迪思公司副總裁兼業務部總經理Sean Riley 說道，「下一代LatticeECP4 FPGA系列為我們的客戶提供前所未有的高級功能、高性能，低成本和低功耗的組合，這對高級的，但成本敏感的無線、有線，視頻和計算機應用是必需的。在用經濟的器件為我們的客戶提供尖端的創新方面，萊迪思是先行者。現在我們的Lattice Diamond®設計軟體中包含了LatticeECP4器件。我們的客戶可以立即開始建立廣泛的、低功耗的平臺，以擴大他們的市場。」

LatticeECP4 FPGA的設計支持
        萊迪思提供智慧財產權（IP）核，開發板和設計軟體設計，以便快速啟動設計和快速使產品上市。一系列的智慧財產權（IP）核將包括CPRI、OBSAI、串行RapidIO、XAUI、SGMII/千兆乙太網、PCI Express、串行連接SMPTE、FIR濾波器、FFT、Reed-Solomon編碼器/解碼器、針對DSP功能的CORDIC、CIC、NCO和針對存儲器接口和連接的其他幾個IP核。

Lattice Diamond設計環境加速了開發時間 
        現在客戶可開始使用Lattice Diamond 1.4 beta設計軟體 用LatticeECP4FPGA進行設計。Lattice Diamond設計軟體是針對萊迪思FPGA產品的新的旗艦設計環境，提供了一整套功能強大的工具，高效的設計流程和用戶界面，使設計人員能夠更迅速地針對低功耗，成本敏感的FPGA應用。此外， Lattice Diamond軟體繼續提供業界領先的專門為低成本和低功耗應用而開發的功能。這些包括一個非常準確的功耗計算器，基於引腳的同時開關輸出噪聲計算器和經驗證的MAP和PAR FPGA實現算法，有助於確保低成本和低功耗設計的解決方案。

關於LatticeECP4 FPGA系列
        LatticeECP4 FPGA系列有6款器件，提供符合多協議標準的6G SERDES，採用低成本的wire-bond封裝，DDR1/2/3存儲器接口的速度高達1066 Mbps，功能強大的可級聯DSP模塊非常適用於高性能射頻，基帶和圖像信號處理。LatticeECP4 FPGA具有1.25 Gbps的切換速度，還有快速LVDSI / O以及高達10.6 Mbits的嵌入式存儲器。邏輯密度從30K LUT到250K LUT，多達512個用戶I/ O。 LatticeECP4 FPGA系列的高性能特性包括：

• 工作速度 >500MHz的36X36具有乘法和累加功能的DSP模塊。 DSP slice還具有創新的級聯特性，用於實現寬ALU及加法樹的功能，而沒有FPGA邏輯的性能瓶頸。 DSP模塊提供了加速邏輯，相對於前代DSP架構每個DSP塊有4倍的帶寬。
• 6 Gbps SERDES符合CEI - 6G抖動規範，每個SERDES quad具有能夠混合和匹配多種協議的功能。這包括PCI Express 2.1、 CPRI、OBSAI、XAUI、串行RapidIO2.0、SGMII/千兆乙太網和萬兆乙太網。
• 專門設計的SERDES / PCS模塊能夠實現低延遲變化CPRI連結的設計，常用於採用遠程射頻頭連接的無線基站。
• 固化的通信引擎模塊使用固化的金屬陣列，具有多個10GbE和三速MAC模塊，以及PCI Express2.1和SRIO2.1模塊。這些模塊比傳統的基於FPGA實現的面積和功耗效率高10倍以上。
• 符合SMPTE串行數字接口標準，具有前所未有的功能，每個SERDES通道獨立支持3G、HD和SD視頻廣播信號。支持三速率而無需任何過採樣技術，消耗儘可能少的功耗。
• 1.25 Gbps LVDS I / O，擁有時鐘數據恢復模塊，能夠與高性能ADC/ DAC接口和實現SGMII/ GbE鏈路。在通用的I / O上執行CDR功能為設計人員大大增加了串行I / O的數目，當需要大量的SERDES通道時，甚至可以使用更小的FPGA，大大降低了實現串行乙太網接口邏輯的成本。
這些特點使LatticeECP4 FPGA系列非常適合於大批量的成本和功耗敏感的應用，諸如無線基礎設施、有線接入設備、視頻和圖像，以及計算應用。

供貨
       有些客戶已經在使用Lattice Diamond 1.4 beta設計軟體 用LatticeECP4FPGA進行設計。在2012年的上半年可獲取器件樣品，預計2012年下半年大批量生產並發貨。

fpga相關文章:fpga是什麼


相關焦點

  • 重新定義低功耗、小尺寸FPGA
    物聯網AI、嵌入式視覺、硬體安全、5G通信、工業和汽車自動化等新興應用正在重新定義開發人員設計網絡邊緣產品的硬體要求。為了支持這些應用，網絡邊緣設備的硬體方案需要具備下列特徵：JEtednc萊迪思的研發工程師幾年前就開始著手FPGA開發工藝的創新，旨在為客戶提供具備上述特性的硬體平臺。
  • 萊迪思發布了五款新的適用於LatticeECP3 FPGA系列的IP套件
    萊迪思致力於提供全面的晶片開發環境，包括評估套件、參考設計、軟體工具和捆綁的IP核，幫助我們的客戶加快其新產品的上市時間。」       極具吸引力的特價優惠和供貨情況      萊迪思現針對這一整套的設計工具進行特價限量銷售，鼓勵客戶使用LatticeECP3 FPGA 構建其下一代系統。
  • 萊迪思推出全新Lattice Certus™-NX系列,重新定義FPGA IO密度
    打開APP 萊迪思推出全新Lattice Certus™-NX系列,重新定義FPGA IO密度 萊迪思 發表於 2020-06-29 10:35:44
  • lattice推出MachXO2系列超低密度FPGA控制開發套件
    打開APP lattice推出MachXO2系列超低密度FPGA控制開發套件 Triquinne 發表於 2012-10-24 15:10:09
  • 賽靈思推出Spartan-6 FPGA系列
    (NASDAQ: XLNX))日前推出新一代低成本Spartan® 現場可編程門陣列(FPGA)系列產品，可幫助設計小組實現這一目標。 新推出的Spartan-6 FPGA系列樣品現在即可提供。該系列產品在成本、性能和開發工具方面實現了完美的平衡，可幫助為消費、汽車、監控、無線以及其它成本敏感型市場設計更多創新的終端產品。
  • 高雲半導體FPGA系列面世 為國產FPGA注入活力
    本文引用地址：http://www.eepw.com.cn/article/264914.htm　　三大系列產品詳細情況如下：　　1.擁有完全自主智慧財產權的現場可編程門陣列(FPGA)朝雲™產品系列　　朝雲™產品系列在目前FPGA市場上處於中密度範圍，邏輯單元從18K LUT到100K LUT。
  • fpga/cpld - fpga_電子產品世界
    該可定製解決方案搭載了英特爾® FPGA兼容的硬體處理器系統，是首個結構化eASIC產品系列。英特爾® eASIC N5X通過FPGA中的嵌入式硬體處理器幫助客戶將定製邏輯與設計遷移到結構化ASIC中，帶來了更低的單位成本，更快的性能和更低的功耗等好處。
  • 萊迪思發布新款LATTICE DIAMOND設計軟體
    此外，通過Lattice Diamond 1.4軟體，部分客戶可以開始使用最新發布的低成本、低功耗、中檔LatticeECP4 FPGA系列器件進行設計。　　萊迪思軟體市場部總監，Mike Kendrick說道，「當用戶試圖將越來越多的功能集成到一塊FPGA中時，在最短的時間內實現時序收斂將是一個重大的挑戰。
  • 超低功耗 Lattice SensAI 引領網絡邊緣人工智慧設備邁向大眾市場
    Lattice sensAI提供經優化的解決方案，具有超低功耗(低於1mW-1W)、封裝尺寸小(5.5-100 mm²)、接口靈活(MIPI® CSI-2、LVDS、GigE等)和批量價格低(約1-10美元)等優勢，可加速實現更接近數據源的網絡邊緣計算。
  • 基於低成本FPGA的CPRI IP核實現
    ）正受到布署基站架構的壓力，這就是用更小體積、更低功耗、更低製造成本來建立，部署和運營。本文主要闡述特定的低延遲變化的設計思想，在低成本FPGA上利用嵌入式SERDES收發器和CPRI IP（智慧財產權）核實現。 RRH的部署 從「Hotel」基站分離射率(RF)收發器和功率放大器的優點已經寫得很多了，如圖1所示。但最引人注目的是RRH在功耗、靈活部署、小的固定體積，以及整個低成本方面的優點。
  • Microchip公布基於RISC-V的低功耗PolarFire® SoC FPGA產品系列...
    打開APP Microchip公布基於RISC-V的低功耗PolarFire® SoC FPGA產品系列的詳細信息，並啟動早期使用計劃 Microchip 發表於 2019-12-11 16:55:15
  • 恩智浦GreenChip電源IC系列確立低負載下效率和空載待機功耗的新標準
    (NASDAQ：NXPI) 近日宣布推出GreenChip™ SPR TEA1716開關模式電源 (SMPS) 控制器IC——這是業界首款PFC和LLC諧振組合控制器，可在低負載下實現超低待機功耗，並且符合將於2013年生效的歐盟生態設計指令的要求。
  • Lattice:聚焦網絡邊緣計算的差異化市場
    雖然買賣不成，但lattice發展的腳步還是要繼續邁進。根據其最新的動態來看，lattice瞄準了網絡邊緣這一逐漸興起的領域。本文引用地址：http://www.eepw.com.cn/article/201711/371271.htm　　目前的網絡中已經有64億臺設備連接，此外還新增了550萬臺新設備，因此物聯網的興起需要採用新的處理和分析需求的方法。
  • Microchip公布基於RISC-V的低功耗PolarFire SoC FPGA產品系列的...
    新產品依託屢獲殊榮的中等密度PolarFire FPGA系列產品打造而成，提供全球首款基於RISC-V的強化型實時微處理器子系統，同時支持Linux®作業系統，為嵌入式系統帶來一流的低功耗、熱效率和防禦級安全性。
  • 基於DSP和FPGA的機器人聲控系統設計與實現
    本文引用地址：http://www.eepw.com.cn/article/21345.htm 本次設計採用了性價比較高的數位訊號處理晶片tms320vc5509作為語音識別處理器，具有較快的處理速度，使機器人在脫機狀態下，獨立完成複雜的語音信號處理和動作指令控制，fpga系統的開發降低了時序控制電路和邏輯電路在pcb板所佔的面積[1]，使機器人的"大腦"的語音處理部分微型化、低功耗。
  • 如何降低功耗FPGA功耗的設計技巧
    如何降低功耗FPGA功耗的設計技巧 FPGA設計論壇 發表於 2021-01-08 17:46:48 對於研發人員而言，大家總是在追求低功耗設計。採用低功耗設計，無疑是能夠帶來諸多好處。
  • 物聯網低功耗廣域網絡(LPWAN)技術全面詳解
    想要了解蜂窩通信技術與物聯網，請查看《從技術角度看移動通信技術發展與物聯網》　　LPWAN（Low Power Wide Area Network），低功耗廣域網絡，專為低帶寬、低功耗、遠距離、大量連接的物聯網應用而設計。
  • 萊迪思推出Lattice Diamond設計軟體
    「我們的用戶正快速遷移到Lattice Diamond設計工具，為了從直觀的設計環境和針對低功耗和成本敏感的FPGA應用所需的高質量結果中受益。」萊迪思的軟體營銷總監Mike Kendrick說道，「 Lattice Diamond1.3軟體進一步增強了用戶的工作效率，以及他們期望從Lattice Diamond設計工具得到的結果。」
  • 低功耗DDS波形發生器的實現
    由於低功耗DDS器件屬於採樣數據器件，因此，其後必須採用合適的抗鏡像濾波器以消除頻譜鏡像。然而，在建議的200 Ω負載下，最大電流輸出大約為4 mA；因此，在DDS輸出端設置一個優化的低功耗、低失真運算放大器緩衝器，可以為高品質50 Ω濾波器提供低阻抗驅動源。
  • 物聯網專用的低功耗廣域網絡盤點
    物聯網的基本單元「物」的廣泛分布，使得這一產業對無線廣域網的需求劇增，除了不斷提升的3G/4G/5G寬帶網絡外，低功耗廣域網絡(LPWAN)無疑是物聯網通信層最引人矚目的領域了。根據Analysys Mason的研究，單單這些LPWAN技術，到2023年前就可以為全球添加30億的連網數量。