高雲半導體FPGA系列面世 為國產FPGA注入活力

2020-12-08 電子產品世界

　　廣東高雲半導體科技股份有限公司(簡稱高雲半導體)在IC-China上召開新產品發布會，宣布推出擁有我國完全自主智慧財產權的現場可編程門陣列(FPGA)朝雲™產品系列、現場可編程門陣列(FPGA)雲源™設計軟體、基於現場可編程門陣列(FPGA)的IP軟核平臺——「星核計劃」三大產品。

本文引用地址：http://www.eepw.com.cn/article/264914.htm

　　三大系列產品詳細情況如下：

　　1.擁有完全自主智慧財產權的現場可編程門陣列(FPGA)朝雲™產品系列

　　朝雲™產品系列在目前FPGA市場上處於中密度範圍，邏輯單元從18K LUT到100K LUT。其中有兩個家族產品，分別為GW2A和GW3S，前者採用臺積電(TSMC)的55nm工藝，後者採用臺積電的40nm工藝;朝雲™系列可提供多種封裝包括PBGA256、PBGA484、PBGA672、PBGA1156，將來可根據用戶需求，提供更多封測方式選擇。

　　朝雲™產品系列提供了豐富的片上資源及靈活的操作模式：多達5兆位的存貯器塊能夠提供多種模式、多種深寬度配置及單雙埠的讀寫操作;80個18X18的DSP模塊，可進行高速的加法、減法、乘法及累積算法;498個數字單端輸入輸出，可支持從1.2V到3.3V的輸出電壓，驅動電流可配置，多種廣泛應用的輸入輸出協議如LVTTL、LVCOMS、PCI、HSTL、SSTL、RSDS、LVDS等;8個通用鎖相環工作範圍從3MHz到500MHz並提供多種用戶時鐘操作模式;動態I/O bank控制器的獨立模塊的待機工作模式以及更低的工作電壓;可使用3.25Gpbs SERDES多達八通道;支持廣泛的接口標準，包括DDR2、DDR3、ADC、視頻、SPI4、PCI Express、乙太網和CPRI。

　　朝雲™產品系列FPGA晶片可廣泛用於通信網絡、工業控制、工業視頻、伺服器、消費電子等領域，能夠幫助用戶降低開發風險，迅速克服產品上市時間帶來的挑戰。

　　2.擁有完全自主智慧財產權的現場可編程門陣列(FPGA)雲源™設計軟體

　　雲源™設計軟體是專為高雲半導體科技股份有限公司的FPGA晶片而配套的集成電路設計與實現工具。中國唯一由新思科技授權的FPGA前端軟體和自主研發的FPGA後端軟體，擁有Synplify Pro的所有功能。

　　雲源™設計軟體針對高雲FPGA晶片構架的低功耗、低成本特點進行了全面的優化設計。系統覆蓋了從HDL電路功能描述到FPGA位流(bit stream)的設計全流程，包括了優化設計、自動設計、圖形互動設計等功能，具有性能優越、容易使用等特點。

　　3.基於現場可編程門陣列(FPGA)的IP軟核平臺—星核計劃

　　該平臺由高雲半導體發起並參與，提供FPGA開發平臺和軟體工具，旨在打造具有我國自主智慧財產權的IP核平臺，發展國產集成電路設計的生態鏈、形成自主智慧財產權的集成電路設計軟核;將邀請國內相關IC公司、科研院所、高等院校等加入，以FPGA為設計平臺，積累IP核的資源庫，形成聯合研發群體，打造國內首創的國產集成電路設計軟核研發平臺，降低集成電路設計及FPGA應用的成本，提升中國集成電路IC設計的整體水平。

　　在此次論壇上，高雲半導體執行長陳同興先生指出，「在目前中密度的FPGA國際市場上，朝雲™產品系列是同等密度的器件裡提供輸入輸出最多的，已成為輸入輸出單位成本的領先者，同時，朝雲™產品系列的推出，使高雲半導體成為國內FPGA廠商中的領導者，自主智慧財產權中密度FPGA產品的唯一供應商，為國產FPGA晶片發展注入了新的生機。」

　　陳同興先生還表示，「雲源™設計軟體的面世為國產中、低密度FPGA產品的產業化奠定了基礎。在IP核應用技術迅速崛起的今天，國內IP核應用企業卻受到國外供應商的諸多限制，且高性能IP核價格十分昂貴，本土軟核的發展遠遠不能滿足國內需求，經過驗證的軟核寥寥無幾，嚴重製約了我國IC設計整體水平的進步。而星核計劃的推出就是希望改變這種現狀，建立國產集成電路設計IP資源庫，打造國產FPGA生態系統。」目前高雲半導體已經與山東大學、山東科技大學開展了多方位的合作。

fpga相關文章:fpga是什麼

相關焦點

  • fpga應用領域_fpga應用三個主要方向
    fpga的優勢 　　1）通信高速接口設計。FPGA可以用來做高速信號處理，一般如果AD採樣率高，數據速率高，這時就需要FPGA對數據進行處理，比如對數據進行抽取濾波，降低數據速率，使信號容易處理，傳輸，存儲。 　　2）數位訊號處理。包括圖像處理，雷達信號處理，醫學信號處理等。
  • fpga/cpld - fpga_電子產品世界
    2020年下半年，半導體行業迎來併購大潮。　　繼英偉達9月宣布400億美元收購晶片IP大廠ARM後，AMD也被報導稱或將斥資超300億美元收購FPGA（Field Programmable Gate Array，現場可編程邏輯陣列）龍頭賽靈思。加上模擬晶片龍頭ADI今年7月宣布200億美元收購美信(Maxim），今年半導體行業併購規模將超900億美元。
  • 賽靈思推出Spartan-6 FPGA系列
    (NASDAQ: XLNX))日前推出新一代低成本Spartan® 現場可編程門陣列(FPGA)系列產品，可幫助設計小組實現這一目標。 新推出的Spartan-6 FPGA系列樣品現在即可提供。該系列產品在成本、性能和開發工具方面實現了完美的平衡，可幫助為消費、汽車、監控、無線以及其它成本敏感型市場設計更多創新的終端產品。
  • 基於DSP和FPGA的機器人聲控系統設計與實現
    機器人聽覺系統主要是對人的聲音進行語音識別並做出判斷，然後輸出相應的動作指令控制頭部和手臂的動作，傳統的機器人聽覺系統一般是以pc機為平臺對機器人進行控制，其特點是用一臺計算機作為機器人的信息處理核心通過接口電路對機器人進行控制，雖然處理能力比較強大，語音庫比較完備，系統更新以及功能拓展比較容易，但是比較笨重，不利於機器人的小型化和複雜條件下進行工作，此外功耗大、成本高。
  • 新的LatticeECP4系列重新定義低成本、低功耗FPGA
    2011年11月29日消息， 萊迪思半導體公司（NASDAQ: LSCC）今天用宣布推出下一代LatticeECP4™FPGA系列，由其重新定義了低成本，低功耗的中檔FPGA市場，具有6 Gbps的SERDES採用低成本wire-bond封裝
  • 基於fpga二維小波變換核的實時可重構電路
    項目背景及可行性分析本文引用地址：http://www.eepw.com.cn/article/266432.htm　　2.1 項目名稱及摘要：　　基於fpga二維小波變換核的實時可重構電路　　現場可編程門陣列為可進化設計提供了一個理想的模板
  • 零基礎學FPGA(七)淺談狀態機
    下面我們就通過代碼來寫一下狀態機，以下面的狀態轉換圖為例　　 fpga相關文章:fpga是什麼
  • 基於Spartan-6 FPGA的Sinc3 Filter設計
    Sinck濾波器的傳遞函數為：        　　將z用e-jω代替後，得到其傳遞函數的頻率響應為：        　　fs調製器的時鐘頻率即採樣頻率fs、抽取率M和輸出數據的頻率fdata之間的關係為：
  • 基於FPGA的RCN226絕對式編碼器通信接口設計
    絕對式編碼器廠家大多為其編碼器配套了接收晶片，實現串行編碼到並行編碼的轉換，便於控制器的讀取操作。但是此類晶片通常價格比較昂貴，大約佔絕對式編碼器價格的四分之一。目前國內外高端交流伺服系統中普遍採用FPGA+DSP結構。
  • 如何在FPGA中實現狀態機
    但在一系列觸發器的觸發下，將在不同狀態間進行轉換。本文引用地址：http://www.eepw.com.cn/article/266770.htm　　理論上講，狀態機可以分為Moore狀態機和Mealy狀態機兩大類。它們之間的差異僅在於如何生成狀態機的輸出。Moore狀態機的輸出僅為當前 狀態的函數。典型的例子就是計數器。而Mealy狀態機的輸出是當前狀態和輸入的函數。
  • 用FPGA實現FFT算法
    式（１）其中，W="exp"(-2π/N)。基4和基2基4和基2運算流圖及信號之間的運算關係如圖1所示：（a）基４蝶形算法 （b）基２蝶形算法　　以基4為例，令A="r0"+j fpga相關文章:fpga是什麼
  • 高雲半導體發布基於小蜜蜂家族GW1NS系列GW1NS-2 FPGA-SoC晶片的軟...
    中國廣州，2018年7月23日，廣東高雲半導體科技股份有限公司（以下簡稱「高雲半導體」）今日宣布：高雲半導體發布基於小蜜蜂家族GW1NS系列GW1NS-2 FPGA-SoC晶片的軟硬體
  • OFDM系統中DAGC的應用研究及FPGA實現
    1 DFT輸入功率範圍分析　　B3G和4G移動通信系統中採用的OFDM技術以OFDM符號為單位進行調製解調，該類系統中高層的子載波分配機制，可以使各個OFDM符號幅度變化較其他通信系統大得多。因此，OFDM符號在接收端中射頻進行放大後，傳至基帶用DFT進行子載波解調，此時的符號功率往往有著較大的動態範圍。
  • 基於FPGA的巴特沃茲IIR數字帶通濾波器設計
    因為，用FPGA實現數字濾波器具有實時性強、靈活性高、處理速度快以及小批量生產成本低等優點，所以得到了較為廣泛的應用。本文以巴特沃思數字帶通濾波器為例，較為詳細地介紹了其設計和實現方法。給定巴特沃茲數字帶通濾波器的抽樣頻率為500Hz，上、下邊帶截止頻率分別為150Hz和30Hz.
  • 基於FPGA高精度浮點運算器的FFT設計與仿真
    1 基於FPGA浮點運算器的FFT1．1 浮點的IEEE標準格式 設計採用單精度浮點運算，IEEE定義的二進位浮點格式為32位。結構表示如圖1所示。本文引用地址：http://www.eepw.com.cn/article/190672.htm
  • 基於FPGA的無損圖像壓縮系統設計
    數據壓縮可以分為有損壓縮和無損壓縮兩種，其中有損壓縮技術可以獲得較高的壓縮比，但是會丟失一些圖片信息，可以應用在對圖像質量要求不高的領域，但是在醫療圖像、航天圖像等特殊領域中，則要求圖像壓縮算法是無損的[1]。　　無損壓縮技術可以去除冗餘信息並保證重建的步驟不會對原始信息帶來任何損失。這樣一來，解碼後的信息就和原始信息精確相等。
  • 關於Xilinx FPGA如何獲取FPGA的Device DNA
    值得說明的是，在7系列及以前，這個ID都是57bit的，但是在Xilinx的Ultraslace架構下是96bit。 FPGA的DNA我們一般的使用場景是用於用戶邏輯加密。一般來說，用戶在邏輯上可以通過特定的接口把這個Device DNA讀取出來，經過一系列加密算法之後和預先在外部Flash存儲的一串加密後的字節串做比較，這個flash存儲的加密後的字節串也是由該DNA經過加密後得到，fpga加載程序後可以先從flash讀出該段字節做比較，如果相同，則讓FPGA啟動相應的邏輯，如不同，則代表該FPGA沒有經過用戶授權，用戶邏輯上可以關閉FPGA的邏輯功能甚至可以通過一些手段讓硬體損壞
  • 基於FPGA IP核的FFT實現
    其中一類FFT算法為庫利一圖基(Cooley-Tukey)基r按頻率抽選(DIF)法，將輸入序列循環分解為N／r個長度為r的序列，並需要logr N級運算。算法的核心操作是蝶型運算，蝶型運算的速度直接影響著整個設計的速度。 基4頻域抽取FFT算法是指把輸出序列X(k)按其除4的餘數不同來分解為越來越短的序列，實現x(n)的DFT算法。
  • FPGA開發外設子板模塊電路設計詳解
    當FM為高電平時，Q1的BE導通，則CE導通，蜂鳴器的5V和GND形成迴路，發出聲音。當FM為低電平時，Q1的BE斷開，則CE斷開，蜂鳴器的5V和GND斷開，因此沒有電流流過蜂鳴器，蜂鳴器便不發聲。在後面的實驗中，我們可以使用PWM信號，即以固定的時高時低的電平控制Q1的導通與否，然後達到蜂鳴器的時斷時開，人耳聽到的便是不同頻率的聲響。
  • 聲納圖像動態範圍擴展與FPGA實現
    高精度的 轉換器保證了信號處理過程所需的數據動態範圍，為實現系統的高分辨能力提供了可能，高性能成像聲納系統通常都採高位數的 轉換器對接收聲基陣的輸出信號進行採樣和量化。為了保證輸出的圖像數據具有合適的亮度和對比度，同時兼顧到信號處理過程的系統複雜度及顯示設備的實際需求，需要將 高精度數據壓縮到 數據寬度，信號處理過程中的數據流位寬如圖 1所示。