OFDM系統中DAGC的應用研究及FPGA實現

2021-01-11 電子產品世界

　　O 引 言

本文引用地址：http://www.eepw.com.cn/article/269686.htm

　　隨著各種FFT算法的出現，DFT在現代信號處理中起著越來越重要的作用。在B3G和4G移動通信中所採用的0FDM技術，更是以IDFT/DFT來進行OFDM調製和解調製，IDFT/DFT的精度直接影響基帶解調的性能。

　　在硬體實現中，通常影響定點化FFT算法精度的有量化誤差、捨入誤差和溢出誤差。一旦決定了量化方式和數據位寬後，量化誤差和捨入誤差都是可估計的，而溢出誤差則隨著輸入信號功率的增大而急劇增加，造成SNR嚴重惡化。

　　中射頻接收時，通常使用AAGc和DAGC來改善ADC正常工作的動態範圍。同理，由於實現高精度定點化FFT算法的難度和成本較高，本文將採用DAGC技術調整DFT輸入功率，以降低DFT的實現負擔、增加DFT的實現精度、減少DFT的實現位寬。

　　1 DFT輸入功率範圍分析

　　B3G和4G移動通信系統中採用的OFDM技術以OFDM符號為單位進行調製解調，該類系統中高層的子載波分配機制，可以使各個OFDM符號幅度變化較其他通信系統大得多。因此，OFDM符號在接收端中射頻進行放大後，傳至基帶用DFT進行子載波解調，此時的符號功率往往有著較大的動態範圍。針對本文關注的DFT溢出誤差，該部分將推導DFT所能接收的最大輸入信號功率。

　　復隨機序列z[n]=Re(z[n])+jIm(b[n])(n∈[0，N一1])的DFT正變換表示為：

　　

 

　　考慮最極端的一個Z[k]，即每一個z[n]乘以旋轉因子WknN後，都旋轉角θ至Re正半軸成為z』[n]，如圖1所示。在這種情況下，定義：

　　

 

　　則當虛部為Im(Z[k])=0時，實部Re(Z[k])(k∈[0，(n-1)]的模平方滿足：

　　

 

　　其中：N為DFT點數，以上推導也可由旋轉至Re負半軸，Im正或負半軸得到。因此，所有Z[k]的實部和虛部的模平方必定都小於或等於式(3)所得結果。

　　

 

　　本文僅討論1 024點復隨機序列DFT，採用32 b存儲DFT結果，高16 b存實部，低16 b存虛部，兩個16 b的最高位均為符號位，為了保證DFT後的每一個點都不溢出，則平均功率W，需要滿足：

　　

fpga相關文章:fpga是什麼


相關焦點

  • fpga應用領域_fpga應用三個主要方向
    4）FPGA是ASIC電路中設計周期最短、開發費用最低、風險最小的器件之一。 　　5） FPGA採用高速CHMOS工藝，功耗低，可以與CMOS、TTL電平兼容。 　　可以說，FPGA晶片是小批量系統提高系統集成度、可靠性的最佳選擇之一。那麼fpga的應用領域有哪些呢？主要的方向又是什麼呢？具體的跟隨小編來了解一下。
  • 基於DSP和FPGA的機器人聲控系統設計與實現
    一個體積小、低功耗、高速度能完成特定範圍語音識別和動作指令的機器人系統的研製具有很大的實際意義。 2 系統硬體總體設計 系統的硬體功能是實現語音指令的採集和步進電機的驅動控制，為系統軟體提供開發和調試平臺。如圖1所示。
  • 5G中F-OFDM調製的FPGA實現
    摘要：針對5G系統大帶寬下F-OFDM調製急劇增加運算量，提出了一種適用於FPGA實現的F-OFDM調製方法，使運算量只有原來的子帶寬數分之一，滿足5G系統對F-OFDM信號產生的低延時要求，可用於5G系統物理層信號發生單元，以及5G測試的信號源中。
  • 基於FPGA的實時中值濾波器硬體實現
    在許多實際應用場合，如高清視頻監控、X光圖像的降噪等，需要快速且實時地進行中值濾波，軟體實現達不到實時處理的要求，因此選用硬體實現。 在硬體實現上，文獻[1]、[2]等採用行延遲的方法形成鄰域數據，以實現3×3的中值濾波。文獻[7]為了提高紅外成像跟蹤器設計了大窗口的中值濾波器。
  • 基於FPGA的OFDM系統設計與實現
    在本文的幀同步信號提取電路的建模與設計中，是以7位巴克碼識別器作為幀同步碼組的。在同步系統處於捕獲階段時，設置自動判決門限為7；在幀同步建立以後，則把判決門限降為6，這樣做的目的一方面是減少假同步的概率，另一方面是為了減少漏同步的概率。
  • 如何在FPGA中實現狀態機
    如果您要在物理組件中實現這些狀態圖(工程師在FPGA問世之前就是這麼做的)，首先就得生成當前狀態和後續狀態表，然後生成實現狀態機所需的邏輯。不過由於我們將使用FPGA來實現設計，因此我們可以直接從狀態轉換圖開始工作。
  • 基於FPGA的無損圖像壓縮系統設計
    和其他壓縮算法相比該方案可極大地減小無損圖像壓縮系統所需的存儲空間和壓縮時間。　　引言　　隨著信息技術的巨大革新，數據存儲和傳輸開始在人類生活中變得越來越重要，數據壓縮技術因而應運而生，它不僅能減少數據存儲所需的空間還可以緩解傳輸帶寬的壓力。
  • 基於FPGA IP核的FFT實現
    0 引 言 數位訊號處理領域中FFT算法有著廣泛的應用。目前現有的文獻大多致力於研究利用FFT算法做有關信號處理、參數估計、F+FT蝶形運算單元與地址單元設計、不同算法的FFT實現以及FFT模型優化等方面。
  • 聲納圖像動態範圍擴展與FPGA實現
    基於課題組研製的多波束成像聲納原理樣機的研製，分析了數據動態範圍壓縮導致圖像細節丟失的原因及其對成像質量的影響，採用JPL快速平方根近似算法改善了開方運算FPGA實現過程的資源佔用和系統延時。最後，對改進設計方案進行了實驗驗證，通過多波束成像聲納系統的消聲水池實驗證明了本文動態範圍擴展方法的有效性和可行性，系統成像質量改善明顯，達到優化設計的預期目標。
  • 基於FPGA的複數浮點協方差矩陣實現
    為了保證算法的實現，必須對中間運算數據進行截斷，將每次累加的結果除2(可以通過移位運算來實現)，以避免溢出。 此外，在應用MUSIC算法時，各種計算都是複數運算。為達到減少算法的計算量，提高MUSIC算法處理速度的目的，許多文獻致力於研究陣列的結構特點，在保證測角精度的前提下，尋找一種簡單而有效的數據預處理方法，將複數矩陣轉化為實數矩陣，把復矢量用一個實矢量來代替，從而將複數運算轉化為實數運算。 接收陣元模型可分為任意離散陣、均勻圓弧陣、均勻圓陣和均勻線陣。在實際應用中，比較常見的是均勻線陣和均勻圓陣。
  • 基於FPGA的伺服驅動器分周比設計與實現
    要實現對電動機的精確位置控制，轉子的位置必須能夠被精確的檢測出來。光電編碼器是目前最常用的檢測器件。光電編碼器分為增量式、絕對式和混合式。其中，增量式以其構造簡單，機械壽命長，易實現高解析度等優點，已被廣泛採用。增量式光電編碼器輸出有A，B，Z三相信號，其中A相和B相相位相差90°，Z相是編碼器的「零位」，每轉只輸出一個脈衝。在應用中，經常需要對A相、B相正交脈衝按照一定的比例，即分周比進行分頻。
  • 基於fpga二維小波變換核的實時可重構電路
    這個項目旨在利用JBits實時可重構系統完成一個基於二維離散小波變換核的全面設計過程 ，這包括仿真 ，調試 ，以及搭建 硬體與可重構計算平臺的接口。 JBits API的發展使對Xilinx 4000 系列和Virtex系列 器件配置比特流成為可能 。應用JBits API， 設計者可以繞開傳統的邏輯綜合和物理實現步驟 而允許高速比特流的重構。
  • 採用FPGA實現多種類型的數位訊號處理濾波器
    濾波器是任何信號處理系統的關鍵組成部分，隨著現代應用的日趨複雜，濾波器設計的複雜程度也日益提高。採用 FPGA 設計和實現的高性能濾波器的能力是模擬方法所望塵莫及的。
  • 用FPGA實現FFT算法
    FFT算法除了必需的數據存儲器ram和旋轉因子rom外，仍需較複雜的運算和控制電路單元，即使現在,實現長點數的FFT仍然是很困難。本文提出的FFT實現算法是基於FPGA之上的，算法完成對一個序列的FFT計算，完全由脈衝觸發，外部只輸入一脈衝頭和輸入數據，便可以得到該脈衝頭作為起始標誌的N點FFT輸出結果。
  • 移動通信系統中OFDM技術的分析及其應用
    美國軍方早在上世紀的50-60年代就創建了世界上第一個MCM系統，在1970年衍生出採用大規模子載波和頻率重疊技術的OFDM系統。但在以後相當長的一段時間，OFDM邁向實踐的腳步放緩。由於OFDM的各個子載波之間相互正交，採用FFT實現這種調製，但在實際應用中，實時傅立葉變換設備的複雜度、發射機和接收機振蕩器的穩定性以及射頻功率放大器的線性要求等因素制約了OFDM技術的實現。
  • 一種近距雷達目標檢測信號處理的FPGA實現
    ，並給出一個應用實例。交會的短暫性對信號處理系統的實時性提出了嚴格的要求，在毫秒級的時間範圍內完成對回波信號的處理，並在雜波環境中識別出運動目標來，同時給出目標的速度信息供後續處理使用；同時系統在設備體積、功耗方面的嚴格要求使信號處理機必須小型化；雷達系統智能化、可編程化的發展趨勢又要求信號處理系統具有可重構性，以適應任務的變化和系統升級的需要。
  • 基於FPGA的巴特沃茲IIR數字帶通濾波器設計
    數字濾波器通常採用計算機軟體、專用數字濾波器、DSP器件或可編程邏輯器件(如FPGA) 實現。因為，用FPGA實現數字濾波器具有實時性強、靈活性高、處理速度快以及小批量生產成本低等優點，所以得到了較為廣泛的應用。本文以巴特沃思數字帶通濾波器為例，較為詳細地介紹了其設計和實現方法。給定巴特沃茲數字帶通濾波器的抽樣頻率為500Hz，上、下邊帶截止頻率分別為150Hz和30Hz.
  • fpga/cpld - fpga_電子產品世界
    該可定製解決方案搭載了英特爾® FPGA兼容的硬體處理器系統，是首個結構化eASIC產品系列。英特爾® eASIC N5X通過FPGA中的嵌入式硬體處理器幫助客戶將定製邏輯與設計遷移到結構化ASIC中，帶來了更低的單位成本，更快的性能和更低的功耗等好處。
  • 基於FPGA的結構光圖像中心線提取
    編者按：在線結構光視覺三維測量系統中，為了實現對結構光圖像線條紋中心的實時高精度提取，本文採用了極值法、閾值法和灰度重心法相結合的中心線提取方法。利用現場可編程門陣列器件(FPGA)的流水線技術以及並行技術的硬體設計來完成運算，保證了光條紋中心點的實時準確提取。
  • 高雲半導體FPGA系列面世 為國產FPGA注入活力
    2.擁有完全自主智慧財產權的現場可編程門陣列(FPGA)雲源™設計軟體　　雲源™設計軟體是專為高雲半導體科技股份有限公司的FPGA晶片而配套的集成電路設計與實現工具。中國唯一由新思科技授權的FPGA前端軟體和自主研發的FPGA後端軟體，擁有Synplify Pro的所有功能。