基於FPGA的實時中值濾波器硬體實現

2020-12-05 電子產品世界

高清視頻監控逐漸成為市場的熱點，視頻監控不僅要求把現場圖像捕獲並保存，而且還要儘可能清晰。在高清圖像的生成和採集過程中，往往會受到各種噪聲的幹擾，使高清圖像的質量變差，因此必須對圖像進行濾波、平滑等預處理來消除噪聲。中值濾波作為一種非線性濾波方法，既可以消除隨機噪聲和脈衝幹擾，又可以很大程度地保留圖像的邊緣信息，得到了廣泛的運用。在許多實際應用場合，如高清視頻監控、X光圖像的降噪等，需要快速且實時地進行中值濾波，軟體實現達不到實時處理的要求，因此選用硬體實現。
在硬體實現上，文獻[1]、[2]等採用行延遲的方法形成鄰域數據，以實現3×3的中值濾波。文獻[7]為了提高紅外成像跟蹤器設計了大窗口的中值濾波器。文獻[3]、[4]提出了鄰域圖像幀存的存儲結構，該結構充分利用了圖像幀存的數據結構轉換特性，並行高速提供鄰域圖像數據，配以FPGA作為並行處理器，高速實時地實現了中值濾波。但是以上研究都是基於標清圖像的中值濾波器，處理的圖像大小一般為256×256、512×512的灰度圖等，很少有實現高清圖像的中值濾波器。本文在文獻[3]、[4]的理論基礎上，在蘇光大主持研製成功的NIPC-3鄰域圖像並行處理機上實時實現了1 920×1 080×8 bit的高清圖像的中值濾波器。該系統的硬體是基於一個標準的PCI板卡，Altera公司的CycloneII FPGA是圖像處理系統的核心，此外，該板卡還包括了若干片SRAM、視頻採集轉換晶片、CPLD和PCI接口晶片。NIPC-3硬體處理的結果由PCI傳到計算機做後續處理，是軟硬體結合的系統。
1 快速二維中值濾波器算法
本文中值濾波器排序算法用文獻[2]提出的快速排序算法。如圖1，將3×3窗口內的各個像素分別定義為M11、M12、M13、M21、M22、M23、M31、M32、M33。首先分別對窗口中的每一行計算最大值、中值，最小值不難判斷。9個數值中，3個最大值中的最大值和3個最小值中的最小值一定是9個像素中的最大值和最小值；3個中值中的最大值至少大於5個像素：即本行中的最小值和其他2行的中值及最小值；而3個中值中的最小值至少小於5個像素：即本行中的最大值和其他兩行中的中值及最小值。最後，比較3個最大值中的最小值Min_of_Max，3個中值中的中值Med_of_Med，3個最小值中的最大值Max_of_Min，得到中間值即為濾波的最後結果Med_of_Nine。

本文引用地址：http://www.eepw.com.cn/article/191106.htm

利用這種排序法的中值濾波運算僅需17次比較，且該算法十分適用於在FPGA上做並行處理，大大提高了濾波的速度。
2 FPGA硬體實現
鄰域圖像並行處理機是一種以鄰域圖像幀存提供鄰域圖像數據、以鄰域圖像處理器並行鄰域圖像處理的圖像並行處理機，其本質是鄰域數據（即多數據）的並行處理[4]。中值濾波系統框圖如圖2所示，主機通過PCI接口將待處理數據寫入共享RAM，數據再由共享RAM轉入鄰域存儲體，利用行順序鄰域生成方法[3]，將數據由串行轉化為並行，實現處理並行，達到數據的高速處理。鄰域存儲體是由4片SRAM組成，型號是IS61SP6464，位寬為64 bit，一次可以存取8個字節，4片SRAM並行排列，一個時鐘周期最多可以吞吐32個字節。見圖3，考慮一個N1×1的隨機鄰域，N2個時鐘周期就可以得到N1×N2大小的鄰域。然後再將中值濾波模塊結果通過FIFO緩存寫入共享RAM，傳到PC機顯示。

濾波器相關文章:濾波器原理

fpga相關文章:fpga是什麼

濾波器相關文章:濾波器原理

電源濾波器相關文章:電源濾波器原理

相關焦點

  • 基於FPGA高階FIR濾波器的實現
    摘要：從FIR數字濾波器的基本結構模型出發，分析了FIR濾波器的設計思路及具體實現方法，詳細介紹了FIR濾波器的分布式算法(DA)結構。通過分析計算，得到普通DA結構實現高階濾波器會消耗大量的查找表資源，這樣的資源消耗甚至令硬體資源不可接受。
  • 一種基於FPGA的實時紅外圖像預處理方法
    摘要：由於紅外圖像預處理算法自身的複雜性，使得紅外圖像在DSP中的預處理時間較長。針對這一問題，提出一種基於FPGA的實時紅外圖像預處理方法。
  • 基於fpga二維小波變換核的實時可重構電路
    項目背景及可行性分析本文引用地址：http://www.eepw.com.cn/article/266432.htm　　2.1 項目名稱及摘要：　　基於fpga二維小波變換核的實時可重構電路　　現場可編程門陣列為可進化設計提供了一個理想的模板
  • 基於DSP和FPGA的機器人聲控系統設計與實現
    2 系統硬體總體設計 系統的硬體功能是實現語音指令的採集和步進電機的驅動控制，為系統軟體提供開發和調試平臺。如圖1所示。 系統硬體分為語音信號的採集和播放，基於dsp的語音識別，fpga動作指令控制、步進電機及其驅動、dsp外接快閃記憶體晶片，jtag口仿真調試和鍵盤控制幾個部分。
  • 基於FPGA的巴特沃茲IIR數字帶通濾波器設計
    其中IIR數字濾波器和FIR數字濾波器是目前人們使用較多的兩種。數字濾波器通常採用計算機軟體、專用數字濾波器、DSP器件或可編程邏輯器件(如FPGA) 實現。因為，用FPGA實現數字濾波器具有實時性強、靈活性高、處理速度快以及小批量生產成本低等優點，所以得到了較為廣泛的應用。本文以巴特沃思數字帶通濾波器為例，較為詳細地介紹了其設計和實現方法。
  • 基於FPGA和IP核的FIR低通濾波器的設計與實現
    由於FPGA（Field Programmable Gate Array，現場可編程門陣列）基於查找表的結構和全硬體並行執行的特性，如何用FPGA 來實現高速FIR 數字濾波器成了近年來數位訊號處理領域研究的熱點。目前，全球兩大PLD 器件供應商都提供了加速FPGA 開發的IP（IntelligentProperty，智慧財產權）核。
  • 基於FPGA+MATLAB的串行多階FIR濾波器設計
    為說明使用FPGA實現FIR的靈活性，文中列舉了一個多階串行FIR濾波器實例，並給出主要的原始碼和相關模塊的時序和功能說明，最後使用Matlab和Quartusii聯合仿真驗證了FPGA硬濾波器工程的正確性。
  • 基於FPGA的高效FIR濾波器設計與實現
    摘要： 給出了一種基於FPGA的數字濾波器的設計方法。該方法先通過MATLAB設計出一個具有具體指標的FIR濾波器， 再對濾波器係數進行處理， 使之便於在FPGA中實現， 然後採用基於分布式算法和CSD編碼的濾波器結構進行設計， 從而避免了乘法運算， 節約了硬體資源，其流水線的設計方式也提高了運行速度。Matlab和Modelsim仿真表明， 該設計功能正確， 能實現快速濾波。
  • 基於FPGA的結構光圖像中心線提取
    編者按：在線結構光視覺三維測量系統中，為了實現對結構光圖像線條紋中心的實時高精度提取，本文採用了極值法、閾值法和灰度重心法相結合的中心線提取方法。利用現場可編程門陣列器件(FPGA)的流水線技術以及並行技術的硬體設計來完成運算，保證了光條紋中心點的實時準確提取。
  • FPGA實現32階FIR數字濾波器的硬體電路方案
    傳統的FIR濾波器一般採用通用DSP處理器，但是DSP處理器採用的是串行運算，而FPGA是現場可編程陣列，可以實現專用集成電路，另外還可以採用純並行結構及考慮流水線結構，因此在處理速度上可以明顯高於DSP處理器。本文採用並行分布式算法在FPGA上設計並實現了高速處理的32階FIR低通濾波器，在此過程中利用Matlab的數值計算與分析功能來提高設計效率。
  • 基於FPGA的複數浮點協方差矩陣實現
    O 引言 協方差矩陣的計算是信號處理領域的典型運算，是實現多級嵌套維納濾波器、空間譜估計、相干源個數估計以及仿射不變量模式識別的關鍵部分，廣泛應用於雷達、聲吶、數字圖像處理等領域。
  • 採用FPGA實現多種類型的數位訊號處理濾波器
    高通濾波器與低通濾波器相反，只允許頻率高於截止頻率的信號通過。帶通濾波器只允許頻率在預設帶寬內的信號通過，不允許其它頻率的信號通過。帶阻濾波器與帶通濾波器相反，不允許頻率在預設帶寬內的信號通過，但允許其它頻率的信號通過。大多數數字濾波器都採用下列兩種方法之一來實現： 有限脈衝響應(FIR) 和無限脈衝響應 (IIR)。首先我們深入探討如何設計和實現 FIR 濾波器。
  • 基於FPGA的多級小波逆變換實時系統設計
    由於受實現複雜度高、成本控制困難等因數制約，未能得到廣泛應用。據統計，JPEG2000實現複雜度約是目前主流JPEG實現的30倍。因此，一種廉價、有效、實時的解決方案，對於JPEG2000的推廣應用較為有利。
  • 基於FPGA的並行掃頻DDS的實現
    與傳統的頻率合成器相比，DDS具有低成本、低功耗、高解析度和快速轉換時間等優點，廣泛使用在電信與電子儀器領域，是實現設備全數位化的一個關鍵技術。DDS在結構上由三部分構成：⑴ 累加器；⑵ 角度幅度轉換器，它將數字相位值轉換為數字幅度值；⑶ 數模轉換器。ADI公司所有DDS的DAC都是電流輸出形式。
  • 基於FPGA的高速卷積硬體設計及實現
    如果直接在時域進行卷積，卷積過程中所必須的大量乘法和加法運算，一定程度地限制了數據處理的實時性，不能滿足時效性強的工程應用。本文從實際工程應用出發，使用快速傅立葉變換(FFT)技術，探討卷積的高速硬體實現方法。
  • 基於ADSP-BF533處理器的去方塊濾波器的實現及優化
    為了解決這一問題，H.264中的去方塊濾波技術採用較為複雜的自適應濾波器來有效地去除這種方塊效應。因此，如何在實時視頻解碼中優化去方塊濾波算法，降低計算複雜度，提高重建圖像質量，就成了H.264解碼的一個關鍵問題。
  • 基於RCP的混合型電力濾波器設計
    基於RCP的混合型電力濾波器設計 葉子 發表於 2012-01-26 14:33:11 　　本文基於Simulink軟體對混合型有源電力濾波器(Hvbrid Active Power Filter，HAPF)
  • 基於SI濾波器的一種小波變換的實現
    仿真結果顯示，該研究成果為實時小波信號處理提供了新的途徑，拓寬了集成電路的應用範圍。關鍵字：對數域積分器；小波變換；濾波器；低電壓；低功耗 目前模擬集成電路設計的主要研究方向是低電壓、低功耗電路的實現。對數域電路的設計採用了瞬時縮展技術，很好地解決了在低電源電壓下保持動態範圍和高頻率工作點的問題。
  • 基於FPGA的FFT算法硬體實現
    基於FPGA的FFT算法硬體實現
  • 使用FPGA實現高效並行實時上採樣
    但這種方法計算量很大，因此不能在FPGA內部高效實現。在本文介紹的高效並行實時上採樣電路中，每個ADC時鐘可產生M個上採樣值，其中M是所需的上採樣倍數。在我們的Virtex-6 XC6VLX75T FPGA實現方案中，上採樣倍數M為4，可以作為較普遍方法的一個實例。