摘要：高速PCB設計已成為數字系統設計中的主流技術，PCB的設計質量直接關係到系統性能的好壞乃至系統功能的實現。針對高速PCB的設計要求，結合筆者設計經驗，按照PCB設計流程，對PCB設計中需要重點關注的設計原則進行了歸類。詳細闡述了PCB的疊層設計、元器件布局、接地、PCB布線等高速PCB設計中需要遵循的設計原則和設計方法以及需要注意的問題等。按照筆者所述方法設計的高速複雜數模混合電路，其地噪很低，電磁兼容性很好
關鍵詞：電磁兼容；疊層；PCB布線；去耦電容
1 疊層設計
PCB設計一開始就需要確定電路板結構及疊層，電路板的尺寸和形狀往往是已經確定的，而層數則需根據板上信號工作頻率、印製板管腳密度、印製板製造成本、加工周期和可靠性要求等因素綜合考慮。高頻電路往往布線密度較大，採用多層板是降低幹擾的有效手段，合理選擇層數十分關鍵。
資料顯示，同種材料的4層板比雙面板噪聲低20dB。
PCB層數與管腳密度的關係可參考表1。
層數確定後，需要進一步安排電源層、地層及信號層的排布，通常在電源層旁邊安排一個完整的地層，電源層和地層間形成一個平板電容器，可以濾除300MHz以上的幹擾[2]。
不同電源層在空間上要避免重疊，主要是為了減少不同電源之間的幹擾，特別是一些電壓相差很大的電源之間，電源平面的重疊問題一定要設法避免，難以避免時可考慮中間隔地層。
疊層的設計既要考慮電磁兼容性，又要考慮信號是適合走帶狀線還是微帶線，信號線的密度大小和電源種類的多少等問題，
圖1給出了六層板設計時不同疊層形式與電磁兼容性的優劣關係[3]。
常用的疊層設計布局參考如表2所示。
電源層和地層通常需要進行分割，同一平面層內不同信號層劃分區域的間距最少要12mil；電源層與地層之間的電場是變化的，在板的邊緣會向外輻射電磁幹擾，稱為邊沿效應。解決的辦法是將電源層內縮，使得電場只在接地層的範圍內傳導。以一個H（電源和地之間的介質厚度）為單位，若內縮20H則可以將70%的電場限制在接地層邊沿內，內縮100H則可以將98%的電場限制在內[4]。
2 布局
PCB按照電氣性能可分為數字電路區、模擬電路區、電源轉換區和功率驅動區等，完成同一功能的電路，應儘量靠近放置。
數字電路具有較高的噪聲容限，其本身抗幹擾能力很強，同時又是一種很強的寬帶騷擾源，放置時應儘量靠近接插件和電源，遠離模擬器件。
模擬器件抗幹擾能力差，其靈敏度越高，帶寬越大，抗幹擾度越差，對外圍電路的幹擾也小，放置時主要考慮自身不被其他器件幹擾。
PCB分區完成後，就可以按照主要信號流向放置器件，按照「先大後小，先難後易」的規則布局，電路中主要元器件和重要的單元電路優先布局。
對質量大的器件應考慮安裝位置和安裝強度，發熱元器件應均勻分散布局且與溫度敏感元件分開放置，功耗大的器件還要考慮散熱問題。
BGA封裝的元器件避免放置於PCB正中央，否則印製板發生形變容易使焊點脫焊，元器件與元器件之間、元器件與定位孔之間要留有適當的空間。
每個集成電路塊的附近應設置一個高頻去耦電容，去耦電容應靠近晶片的電源管腳並使之與電源和地之間形成的迴路最短，每個電解電容邊上都要加一個小的高頻旁路電容。兩個濾波電容並聯且距離較近時應方向相反放置。
3 接地
PCB設計中接地問題十分重要，理論表明：當幹擾信號大於5MHz時，一定來源於共模幹擾，一定與地相關。地線大致分為系統地、機殼地、數字地和模擬地等。地線設計中應注意以下幾點：
1）正確選擇單點接地和多點接地
信號工作頻率小於1MHz，採用單點接地；工作頻率較高時地線阻抗變大，應採用多點接地。電路板上只有1個A/D器
件時，採用橋接的接地方法，有多個A/D時一般採用統一地。
2）將數字電路和模擬電路分開
數字電路與模擬電路的地線分開並分別與電源端地線連接，儘量加大模擬電路的接地面積。
3）儘量加粗地線
若接地線細，接地電位將隨電流的變化而變化，導致電子設備信號電平不穩，抗噪聲性能變壞，地線寬度儘可能達到3mm。
4）將地線構成閉合環路
將地線構成閉合環路可縮小電位差，明顯提高抗噪聲能力。對於導通孔密集的區域，要注意避免孔在電源和地層的挖空區域相互連接，形成對平面層的分割，從而破壞平面層的完整性，並進而導致信號線在地層的迴路面積增大。
4 布線
布線是PCB設計的主要內容，布線的好壞直接影響到電路功能的實現和電路板性能的優劣。布線需要遵循的規則很多，這裡只簡要列出：
5 其他設計規則
一個好的PCB設計並不只是考慮好布局、布線等與信號質量、電磁兼容等密切相關的地方就可以了，還需要考慮到PCB加工工藝可能帶來的問題，焊接和測試問題等。
過孔的孔徑與焊盤尺寸應做到合理匹配。
兩者匹配優選系列如表3所示，表中數據供設計人員參考。
BGA處的過孔建議不做開窗，常規可以塞孔的孔徑範圍0.2~0.5mm，過孔如果需要開窗上錫，則孔徑不要小於0.25mm，不建議使用盤中孔，過孔打在焊盤上，造成焊盤上不完整，焊料會從導通孔中流出，會造成焊膏量不足，對焊點的連接不可靠。
絲印層元器件編號的字體、大小一致，絲印層信息不覆蓋焊盤和過孔，極性元器件的絲印層上註明極性，排針等器件標明1號管腳，關鍵信號應預留測試點，以方便生產和維修檢測。
6 結束語
按照本文所述方法設計的高速複雜數模混合電路，採用多個A/D、D/A、FPGA、DSP以及電平變換等器件，實測16比特高速A/D的地噪只有2比特，電磁兼容性也很好，完全滿足設計要求。高速PCB設計涉及的知識面很廣，設計規則十分繁雜，本文只是根據自身經驗，選擇要點進行了歸納，希望能夠起到拋磚引玉的作用。篇幅所限，不可能面面俱到，更多細節問題，還需要PCB設計者隨著實踐經驗的豐富不斷學習和提高