先進集成電路封裝技術是「超越摩爾定律」上突出的技術亮點。在每個節點上，晶片微縮將變得越來越困難，越來越昂貴，工程師們正在把多個晶片放入先進的封裝中，作為晶片縮放的替代方案。
然而，雖然先進的集成電路封裝正在迅速發展，設計工程師和工程管理人員必須跟上這一關鍵技術的步伐。首先，讓我們了解高級IC封裝中不斷出現的基本術語。
以下是在下一代IC封裝技術中使用的10個最常見的術語的簡要概述:
2.5 D封裝
在2.5D的封裝中，模具被堆放或並排放置在一個隔片的頂部，基於矽通孔(TSV)。基座是一個交互器，提供晶片之間的連接。作為傳統2D IC封裝技術的一個增量步驟，2.5D封裝使更細的線條和空間成為可能。
2.5D封裝通常用於ASIC、FPGA、GPU和內存立方體。2008年，Xilinx將其大型FPGA劃分為4個更小、產量更高的晶片，並將這些晶片連接到一個矽接口上。2.5D封裝就此誕生，並最終在高帶寬內存(HBM)處理器集成中流行起來。
3D堆疊封裝
在3D IC封裝中，邏輯模塊堆疊在內存模塊上，而不是創建一個大型的系統片上(SoC)，並且模塊通過一個主動交互器連接。與2.5D封裝通過導電凸起或TSV將組件堆疊在交互器上不同，3D封裝採用多層矽晶片與使用TSV的組件一起嵌入。
TSV是2.5D和3D集成電路封裝技術中的關鍵實現技術。半導體行業一直在使用HBM技術將DRAM封裝在3D IC中。
Cu TSV在Si晶片間垂直互連的使用
Intel的Lakefield的FOVEROS是3D封裝典型例子，他們把矽片有邏輯的疊加在一起，也兼容常見的PoP封裝內存，此外還有Co-EMIB，徹底混合EMIB和FOVEROS。
Chiplet
Chiplet是另一種3D IC封裝形式，可使CMOS設備與非CMOS設備實現異構集成。換句話說，它們是更小的SoC，中文的意思就是小晶片。這是將複雜功能進行分解，然後開發出多種具有單一特定功能，可相互進行模塊化組裝的「小晶片」，如實現數據存儲、計算、信號處理、數據流管理等功能，並最終以此為基礎，建立一個「小晶片」的晶片網絡。
這分解晶片的想法可以提高產量和比單片模具更低的成本。Chiplets允許設計者利用各種各樣的IP而不必考慮它們是在哪個節點或技術上製造;它們可以在矽、玻璃和層壓板等多種材料上建造。
Fan-Out扇出封裝
Fan-Out封裝是使用環氧模具複合材料完全嵌入模具，這樣就省去了晶片碰撞、熔煉、倒裝晶片組裝、清洗、下填分配和固化等工藝流程。扇出封裝的連接在晶片表面呈扇形展開，以方便更多的外部I/O。這反過來又消除了對交互器的需求，並簡化了異構集成的實現。
Fan-Out技術提供了一個比其他封裝類型具有更多I/O的小尺寸封裝。2016年，iPhone7上的16nm A10處理器和天線開關模組使用了扇出晶圓級封裝（Fan-out Wafer Level Packaging，簡稱FoWLP）技術，取代了傳統PCB，從而一舉成為科技明星。而A10的製造商臺積電是FoWLP技術的領先者。在臺積電內部，他們把FoWLP稱作InFoWLP，其中In代表integrated，也就是集成的意思。
扇出型晶圓級封裝(FOWLP)
扇出型晶圓級封裝是一大改進，為晶圓模提供了更多的外部接觸空間。將晶片嵌入環氧模塑料內，然後在晶片表面製造高密度重分布層(RDL)和焊料球，形成重組晶片。
通常，它首先將前端處理的晶圓片分割成單個晶圓片，然後將晶圓片在載體結構上分隔開，填充間隙以形成再生晶圓片。FOWLP在封裝和應用板之間提供了大量的連接。此外，基板本質上比模具大，所以模具間距更寬鬆。
矽膠倒裝晶片嵌入到玻璃襯底中，然後RDL在晶片上扇動，形成一個貫穿玻璃的通道
異構集成
將單獨製造的組件集成到更高級別的組裝中的方式，使得功能和操作特性都會得到提升。它使半導體器件製造商能夠將來自不同製造工藝流程的功能部件組合成一個單一的複合器件。
為何要用異構集成？
1.研發成本越來越高
晶片行業是典型的人才密集和資金密集型高風險產業，如果沒有大量用戶攤薄費用，晶片成本將直線上升。華為曾向媒體透露7nm的麒麟980研發費用遠超業界預估的5億美元，紫光展銳的一名工作人員則對記者表示，5G Modem研發費用在上億美元，光流片就相當費錢，還有團隊的持續投入，累計參與項目的工程師有上千人。
2. 設計成本也不斷上漲，每一代至少增加30~50%的設計成本
業界人士指出：此前迭代無需考慮新工藝問題，只需了解65nm比90nm小多少，可以直接把90nm上的設計拿到65nm工藝上，重新設計一下馬上就能做，整個過程一年半載即可完成。但現在7nm和16nm有很多不一樣的地方，不能把16nm的設計直接放到7nm上，從架構到設計到後端都要做很多改變。
異構集成類似於封裝內系統集成(SiP);主要指將多個單獨製造的部件封裝到一個晶片上，而不是在單個襯底上集成多個基片。這增強了功能性，可以對採用不同工藝、不同功能、不同製造商製造的組件進行封裝。通過這一技術，工程師可以像搭積木一樣，在晶片庫裡將不同工藝的小晶片組裝在一起。異構集成背後的總體思想是將在系統級別上變化的多個組件組合到同一個封裝中。
不過，異構集成在延續摩爾定律的同時也面臨可靠性、散熱、測試難度等多方面的挑戰。
高帶寬存儲器(HBM)
如今，GDDR5經過這麼多年的發展已然來到了一個瓶頸，光靠頻率提升來提供更大的顯存位寬已經沒有太大空間，而這勢必會反過來影響到GPU的性能發揮。相對於傳統的GDDR5顯存來說，HBM無疑是更加先進。
HBM是一種標準化的堆疊內存技術，它為堆棧內以及內存和邏輯之間的數據提供了寬通道。基於HBM的封裝將內存堆在一起，並使用TSV將它們連接起來，這樣創建了更多的I/O和帶寬。
HBM也是一種JEDEC標準，它垂直集成了多個層次的DRAM組件，這些組件與應用程式處理器、GPU和SoC一起在封裝中。HBM主要在高端伺服器和網絡晶片的2.5D封裝中實現;它現在已經發展到HBM2技術，新一代技術解決了原始HBM版本中的容量和時鐘速率限制問題。
這是一張AMD演示的內存架構圖，我們可以清楚的看到HBM實際結構，尤其是四層DRAM疊在最底層die之上，雖然AMD一直也沒有給出HBM本體的具體製作過程，但是不難想像4層絕不是HBM未來發展的極限，而隨著層數的增加，位寬勢必還會迎來進一步的遞增。
中介層
中介層用於多晶片模具或板子的封裝，相當於一個導管，在一個封裝裡通過電子信號實現傳導。通過中介層可以完成很多運算和數據交流，相當於連接多個晶片和同一電路板之間的橋梁。使系統更小，更省電，更大帶寬。它可以將信號傳播到更寬的中心間距，也可以將信號連接到主板上的不同溝槽上。
中介層可由矽和有機材料製成，作為多個模具、模具和基板之間的橋梁。Silicon interposer是一種成熟的技術，由於其較高的I/O密度和TSV形成能力，它在2.5D和3D IC晶片封裝中發揮著關鍵作用。
再分配層(RDL)
再分配層是銅金屬連接線或封裝中電連接的一部分。再分配層是由金屬或聚合物介質材料層創建，用於將模具堆疊在封裝上，以及提供通過interposer連接的晶片之間的通信，從而減輕大型晶片組的I/O間距。它們已經成為2.5D和3D封裝解決方案中不可或缺的環節。
矽通孔(TSV)
TSV是2.5D和3D封裝解決方案中的關鍵實現技術，它提供了通過模具矽片的垂直互連。它在裡面填充了銅。TSV是一種通過整個晶片厚度的電子連接，它可以創建從晶片一側到另一側的最短路徑。
這些孔洞從晶圓片的正面蝕刻到一定深度，然後通過沉積導電材料(通常是銅)將它們隔離並填充。晶片製作完成後，晶圓從背面開始變薄，露出晶圓背面的孔和金屬，以完成TSV互連。