基於Cadence Virtuoso 設計平臺的單片射頻收發集成電路的設計過程

2020-12-14 電子發燒友

基於Cadence Virtuoso 設計平臺的單片射頻收發集成電路的設計過程

工程師8 發表於 2018-06-06 09:37:00

引言

在當前通信市場的帶動下,通信技術飛速向前發展,手持無線通信終端成為其中的熱門應用之一。因此,單片集成的射頻收發系統正受到越來越廣泛的關注。典型的射頻收發系統包括低噪聲放大器(LNA)、混頻器(Mixer)、濾波器、可變增益放大器,以及提供本振所需的頻率綜合器等單元模塊,如圖1 所示。對於工作在射頻環境的電路系統,如2.4G 或5G 的WLAN 應用,系統中要包含射頻前端的小信號噪聲敏感電路、對基帶低頻大信號有高線性度要求的模塊、發射端大電流的PA 模塊、鎖相環頻率綜合器中的數字塊,以及非線性特性的VCO等各具特點的電路。眾多的電路單元及其豐富的特點必然要求在這種系統的設計過程中有一個功能豐富且強大的設計平臺。在綜合比較後,本文選定了Cadence Virtuoso 全定製IC 設計工具。

圖1 典型的射頻收發系統

Virtuoso 是Cadence 公司推出的用於模擬/數字混合電路仿真和射頻電路仿真的專業軟體。基於此平臺,Cadence 公司還開發了面向射頻設計的新技術,包括射頻提取技術、針對無線晶片設計的兩個新設計流程。不僅如此,目前的Virtuoso 已經整合了來自合作夥伴安捷倫、CoWare、Helic 和Mathworks 等公司的技術,射頻設計能力大為增強。使用該項新技術,可以減少設計反覆,並縮短產品上市時間。其AMS 工具可以實現自頂向下、數/模混合的電路設計;Composer 工具可以方便地進行電路設計的輸入和管理;Spectre/SpectreRF 仿真器精度高,適合不同特點的電路設計;Layout工具包含了布局、交叉參考、布線、版圖驗證、參數提取等功能;此外,Virtuoso能進行可靠的後仿真和成品率控制。

基於Virtuoso 的行為仿真和系統規劃

射頻收發系統的設計最終能否成功,以及模塊指標分配是否合理可行,都有賴於具體電路設計之前對系統的行為建模和計算,即所謂的行為仿真。這也是自頂向下設計模式的關鍵一步。Cadence 內置的Verilog-A 和VHDL仿真器,以及混合輸入模式的仿真方法提供了這種可能性。而且,Cadence 軟體免費提供了大量的行為模型供選擇使用,對於射頻系統設計,所要做的就是調用並設定各個模塊預期的指標要求,通過仿真很快就能得到系統的行為特徵。根據要求可以方便地修改各個模塊的指標重新仿真,直到系統的行為滿足要求為止。以接收機為例,接收系統如圖2所示。每個模塊的指標設定非常具體,如輸入輸出阻抗、增益、隔離度、噪聲係數NF、線性度IP3、直流偏移IP2等。仿真完成後,每個模塊的指標分配任務也同時完成。

每個模塊用具體電路實現後可以逐一取代相應的設計模塊,進行系統仿真,可以看出每個模塊是否滿足系統的需要,進而評估每個實際模塊對系統性能的影響。

基於Virtuoso Spectre/SpectreRF 的電路模塊

仿真設計

基於上述的行為仿真結果和指標分配結果,可以劃分系統模塊設計任務,對每個單元塊分別進行設計仿真。

LNA

LNA 是射頻接收機最前端的一個有源部件,它決定了系統的噪聲性能。對它的要求主要是具有儘量低的NF 和足夠的功率增益、好的輸入匹配,其次是高線性度和隔離度。其電路如圖3所示。利用Spectre 的SP 分析或SpectreRF 的PSS+Pnoise 分析都可以進行NF分析。還可以利用NFmin 的結果來挑選電晶體的尺寸,以使最優源阻抗滿足最小的噪聲要求。

圖2 LNA 電路原理圖

Mixer

混頻器是收發機的核心,由於完成的是變頻工作,其主要仿真方法需採用SpectreRF 仿真器。混頻器的增益、NF 等與輸入輸出有關,但輸入和輸出工作在不同的頻段上,往往要在PSS 分析的基礎上進行其它分析才能得到正確結果,如PSP、Pnoise、PAC 等。混頻器的結構是典型雙平衡吉爾伯特。

         VGA

基帶VGA 由於頻率低、增益大,因此對噪聲要求不高,主要是對線性度、增益等指標有較高的要求,SpectreRF 的PSS 掃描可以方便地對模塊的輸入進行掃描並自動對掃描曲線作延長,直接標示出線性度P1dB 和IIP3 的交點位置及數值大小,非常方便直觀。這種方法與傳統的two tone 測試相比更加靈活高效。VGA 在不同增益狀態下的IIP3 指標的仿真只需把控制寫成變量,在ADE 環境中進行掃描變量的值即可完成。所得的結果可以方便地進行比較分析。通過調整可以獲得理想的VGA 電路。甚至可以把ADE下的各種設置保存成ocean 的腳本文件,利用腳本的自動運行,只要事先安排好各種仿真任務,Cadence就能自動完成各項仿真並保存數據結果。對數據進行比較分析後能獲悉電路的性能,以此為指導逐步改進,便可獲得一個滿足系統需要的電路模塊。

PLL 模塊

PLL 各模塊的仿真是一個比較有挑戰性的任務,PLL 本身是一個數字/模擬混合的模塊,但是一般都用模擬的方式設計各個模塊。PLL 的仿真包含了上百項指標的測試工作,這些仿真要用到幾乎所有Spectre 和SpectreRF 的仿真工具。以其中VCO 和CP 的仿真為例,VCO非線性的工作特點決定了它的噪聲計算不能以小信號的方式進行,採用PSS+Pnoise的方式則可以準確地仿真VCO 的相位噪聲性能。通過掃描可以得到VCO 的頻率調諧增益Kvco。

電荷泵輸出電流特性是衡量CP 性能的常用曲線,CP 決定了PLL 環路的增益和帶內噪聲性能。通過掃描也可以容易地得到CP 在不同狀態下電流源的恆流和匹配特性。

以上所述是射頻接收機幾個典型單元模塊的電路設計仿真過程。系統各個單元塊的仿真是可以同時展開的,完成的模塊可以隨時代入行為系統來驗證設計結果。經過若干次反覆修改與驗證,最終可以得到符合要求的接收系統。

溫度分析

要保證最終系統設計的可靠性和成品率,很關鍵的一步是在各個單元塊的設計中進行溫度、極端情況等分析。這些功能可以在Cadence Virtuoso中通過設置不同的仿真溫度、通過仿真模型的Corner 設置,以及直接使用其提供的MonteCarlo 仿真工具來進行。

射頻收發系統的整體電路仿真

各個模塊電路分別設計驗證完成以後,就可以把所有模塊連成系統,並加上PAD、ESD 等構成一個完整的晶片系統,如圖4所示。對這個系統加上激勵進行仿真測試,如圖5所示,可以對整個系統電路進行仿真。如果仿真計算所用的硬體資源足夠大,可以直接對系統進行tran、SP、PSS,以及PSP、Pnoise、PAC 等分析,獲得整個晶片的性能。如果資源不足,則可以考慮對系統按功能進行分組、分塊仿真。由於分出的塊之間相對獨立,因此整體系統的特性與分塊仿真差別不大。

版圖設計與後仿真

在各模塊的設計指標滿足自身及系統要求的基礎上可以開始各個模塊的版圖設計,如圖6所示。首先利用Layout-XL 的元件調入功能可以直接由原理圖調入版圖元件,進行各個模塊的粗略布局,主要是安排與其它模塊的連接埠以及一些重要元件的預布局。然後從系統上將所有模塊的預布局調入進行整體布局考慮。利用Virtuoso Layout 工具所具有的層次化管理和操作的特性,可以對每個模塊的安放及其與其它模塊的銜接進行系統考慮。

圖3 單片射頻收發晶片版圖設計

系統布局以後,將邊界條件分配給每個模塊。在模塊單獨的布局過程中要遵守其邊界約定。版圖進行到一定階段後,即可以調入到系統版圖中來檢查,隨時作必要的調整以滿足每個模塊的具體情況。

具體版圖繪製過程中可以充分利用Virtuoso 版圖工具的強大功能,比如充分發揮快捷鍵功能可以使版圖設計流暢高效;利用Layout-XL 的交叉參考可以隨時發現錯誤的連線或因疏忽造成的短路;利用DRD 的實時規則檢查可以避免絕大多數違反設計規則的布圖。

版圖的規則檢查可以採用Virtuoso 的Diva 工具, DRC、LVS、Extract 等工作都可以在其友好的界面下完成。對於射頻電路版圖元件數規模不大的特點,利用Diva 完成絕大部分工作是很合適的。如果想進一步提高版圖提取和後仿真的精確度,可以考慮採用Assura 工具來進行。

結語

本文詳細討論了基於Cadence Virtuoso 設計平臺的單片射頻收發集成電路的設計過程。討論了利用Virtuoso 工具完成的自頂向下、從系統到模塊、從前端都後端的整個設計步驟,直到實現一個完整的射頻晶片。可以看出,Virtuoso 平臺工具在IC 設計的各個階段所發揮的重要作用。

文中所述的單片射頻晶片設計中所採用的Virtuoso工具只是Virtuoso 家族中最常用的幾個工具,依靠他們的強大功能足以完成複雜的射頻系統設計,是性價比較高的一種解決方案。如果再結合Virtuoso 的AMS、UltraSim、VoltageStorm、ElectronStorm等工具,將會使設計效率更高,設計更精確。

打開APP閱讀更多精彩內容

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容圖片侵權或者其他問題,請聯繫本站作侵刪。 侵權投訴

相關焦點

  • 基於Virtuoso 平臺的單片射頻收發系統電路仿真與版圖設計
    對於工作在射頻環境的電路系統,如2.4G 或5G 的WLAN 應用,系統中要包含射頻前端的小信號噪聲敏感電路、對基帶低頻大信號有高線性度要求的模塊、發射端大電流的PA 模塊、鎖相環頻率綜合器中的數字塊,以及非線性特性的VCO等各具特點的電路。眾多的電路單元及其豐富的特點必然要求在這種系統的設計過程中有一個功能豐富且強大的設計平臺。
  • 全新Cadence Virtuoso系統設計平臺幫助實現IC、封裝和電路板無縫...
    多項跨平臺技術的高度集成幫助設計工程師實現晶片、封裝和電路板的同步和協同設計。這一過程在此之前只能通過手動完成,全新Virtuoso系統設計平臺可以實現流程自動化,大幅降低出錯概率,並將IC和封裝之間連接關係檢查比對(LVS)的時間由數天縮短至數分鐘。如需了解更多詳細內容,請訪問www.cadence.com/go/virtuososdp。
  • Cadence發布7納米工藝Virtuoso先進工藝節點擴展平臺
    通過與採用7nm FinFET工藝的早期客戶展開緊密合作,Cadence成功完成了Virtuoso定製設計平臺的功能拓展,新平臺能幫助客戶管理由於先進工藝所導致的更複雜的設計以及特殊的工藝效應。新版Virtuoso先進工藝平臺同樣支持所有主流FinFET先進節點,性能已得到充分認證;同時提高了7nm工藝的設計效率。
  • Cadence Virtuoso定製IC設計平臺助力WillSemi提升模擬IC設計的...
    楷登電子(美國Cadence公司)今日宣布,WillSemi採用CadenceÒ VirtuosoÒ 定製集成電路設計平臺,增強了模擬集成電路設計的可靠性
  • Cadence採用全新可支持電學感知設計的Virtuoso版圖套件
    【中國,2013年7月15日】—— 全球電子設計創新領先企業Cadence設計系統公司(NASDAQ:CDNS) 今天宣布推出用於實現電學感知設計的Virtuoso®版圖套件,它是一種開創性的定製設計方法,能提高設計團隊的設計生產力和定製IC的電路性能。
  • Cadence的Virtuoso平臺的高級定製化設計介紹
    要想成功地完成這些設計必須結合自上而下和自下而上的方法,最後實現 「中間相遇」,並且需要採用多個領域的方法。Cadence的Virtuoso平臺用高級定製化設計(ACD)方法來開發適用於基於領域的設計流程藍圖並解決這些挑戰。
  • 簡能而任 AD9375助力射頻設計簡化再升級
    ,越來越複雜的網絡制式及稀碎的網絡頻段讓射頻設計師們的工作變得越來越複雜。天線對其他電路部分的輻射幹擾、元器件位置的擺放和隔離、多模多頻調試繁複,更有相同的設計卻出來不同的結果,這一系列的問題時常困擾著射頻工程師們。  哪裡有吐槽哪裡就有商機,作為在高性能信號處理應用耕耘多年的ADI深知射頻工程師的痛,以市場需求為導向適時的推出了RadioVerse射頻開發技術和設計生態系統。
  • 基於射頻技術公交車自動報站系統設計方案簡析
    1 設備整體設計方案公交車自動報站器主要由射頻閱讀器、射頻卡、主控制電路板、語音存儲模塊和鍵盤顯示模塊等部分組成,設計方案框圖如圖1所示。2 設備各組成部分設計2.1 射頻發射接收電路設計射頻發射部分採用DF發射模塊,其工作頻率為315MHz,採用聲表面波諧振器穩頻,頻率穩定度極高。特別適合多發一收無線遙控及數據傳輸系統。DF數據模塊具有較寬的工作電壓範圍3~12V,當電壓變化時發射頻率基本不變,其發射距離隨著電壓的升高而變大。
  • 基於ARM9嵌入式平臺的多標籤多協議RFID讀寫器設計
    與此同時,不同的射頻標籤編碼規則、不同的空中接口協議、大量而複雜的RFID數據如何處理等問題嚴重阻礙了RFID技術發揮其巨大作用。基於這種現狀,本文結合防碰撞算法提出了嵌入式平臺下的RFID讀寫器設計方案。  1 RFID系統結構原理  無線射頻識別技術是一種非接觸的自動識別技術,常稱為感應式電子晶片或近接卡、感應卡、非接觸卡、電子標籤、電子條碼等。
  • Cadence發布Virtuoso定製IC設計平臺的技術升級和擴展
    楷登電子(美國 Cadence 公司)今日正式發布 Cadence Virtuoso定製IC設計平臺的技術升級和擴展,進一步提高電子系統和 IC 設計的生產力。
  • 射頻晶片有哪些公司_基帶晶片與射頻晶片的區別
    上海華虹集成電路有限責任公司   上海華虹集成電路有限責任公司 (以下簡稱「華虹設計」)成立於1998年12月,是中國電子信息產業集團有限公司(CEC)下屬子公司,是中國「909 工程」的重要IC設計公司,是中國專業的智慧卡和嵌入式安全晶片解決方案供應商。
  • CADENCE推出業內第一套完整的定製IC仿真和驗證方案
    這是電子設計工業內首個端到端的定製IC模擬與驗證解決方案,使用通用、全集成的網表和模型資料庫來仿真射頻、模擬、存儲器和混合信號設計及設計模塊。這款突破性產品能夠讓設計者在仿真引擎間自由切換,而不會產生任何兼容或解釋問題,從而提高了一致性、精確性和設計覆蓋面,同時縮短了時間周期並降低了風險。整體效果是該產品降低了採用、支持和擁有成本,並加快了產品上市時間。
  • 集成電路設計與集成系統專業畢業後有哪些就業方向
    集成電路設計與集成系統專業就業方向主要在國內外各通信、雷達、電子對抗等電子系統設計單位和微電子產品的單位從事微電子系統的研發設計、集成電路設計、集成系統設計。
  • EDA365:射頻集成電路設計中的常見問題及方案解析_騰訊新聞
    1 RF無線射頻電路設計中的常見問題 射頻(RF) PCB設計,在目前公開出版的理論上具有很多不確定性,常被形容為一種「黑色藝術」。
  • 射頻與微波開關系統的設計與應用
    射頻/微波開關系統的技術特點  隨著無線通訊技術在軍民各種領域應用越來越廣泛,與之相應的測試測量工具和技術也相應迅速發展。在各種射頻/微波信號測試與仿真系統中,合理部署質量可靠、性能穩定、使用方便、價格適中的開關系統可以大幅提高設備應用效率,擴展系統規模。
  • Cadence IC使用教程
    Cadence IC是電子電路仿真設計必備的軟體。可是這款軟體是在linux系統系運行的,很多操作都要用用命令行。現在我就說一下這個軟體的基本操作。啟動cadence系統打開abcd’s home→mk1,點擊右鍵選中open interminal,啟動license.
  • 集成電路設計與集成系統
    > 集成電路設計與集成系統專業於2010年開始招生,本專業以培養具有較高人文素質和科學素養的集成電路設計、製造以及系統集成和半導體元器件製造的專業技術人才為主要目標。 本專業建有集成電路加工製造實驗室、集成電路設計實驗室、FPGA實驗室、濟大-ALTERA聯合實驗室四個專業實驗室。配備有高性能計算機、伺服器、集成電路工藝仿真系統、FPGA實驗開發設備以及集成電路設計軟體等,可以充分滿足培養集成電路設計、工藝製造和系統集成方向專門人才的需要。
  • 基於WiFi模塊的電路方案設計
    基於WiFi模塊的電路方案設計 電路城 發表於 2019-09-29 09:17:23   物聯網(IoT)產品的設計人員目前趨向使用基於WiFi的無線連接,因為它部署廣泛且易於理解
  • 紹興集成電路設計產業園(東園)開園
    7月13日,位於紹興市越城區皋埠街道的紹興集成電路設計產業園(東園)正式開園。本文引用地址:http://www.eepw.com.cn/article/202007/415685.htm據了解,紹興集成電路「萬畝千億」新產業平臺將打造「一心四園兩區」的功能布局,作為其中重要的一環,紹興集成電路設計產業園分東園和西園兩個片區,將打造成為紹興集成電路設計產業創新資源要素集聚高地、人才孵化項目培育高地、高能級設計企業承載高地
  • 集成電路設計企業可享稅收優惠 2018年集成電路設計十大企業排行榜
    中商情報網訊:5月22日,財政部、國家稅務總局發布了《關於集成電路設計和軟體產業企業所得稅政策的公告》,依法成立且符合條件的集成電路設計企業和軟體企業,在2018年12月31日前自獲利年度起計算優惠期,第一年至第二年免徵企業所得稅,第三年至第五年按照25%的法定稅率減半徵收企業所得稅