正確理解時鐘器件的抖動性能

2021-01-17 電子產品世界

摘要

本文引用地址:http://www.eepw.com.cn/article/185438.htm

在選擇時鐘器件時,抖動指標是最重要的關鍵參數之一。但不同的時鐘器件,對抖動的描述不盡相同,如不帶鎖相環的時鐘驅動器有附加抖動指標要求,而帶鎖相環實現零延時的時鐘驅動器則有周期抖動和周期間抖動指。同時,不同廠家對相關時鐘器件的抖動指標定義條件也不一樣,如在時鐘合成器條件下測試,還是在抖動濾除條件下測試等。

為了正確理解時鐘相關器件的抖動指標規格,同時選擇抖動性能適合系統應用的時鐘解決方案,本文詳細介紹了如何理解兩種類型時鐘驅動器的抖動參數,以及從鎖相環輸出噪聲特性理解時鐘器件作為合成器、抖動濾除功能時的噪聲特性。

1 概述

隨著半導體工藝速度和集成度的提高,以及模擬集成電路設計能力的提升,鎖相環晶片的產品形態越來越豐富,大大提升了系統時鐘方案設計的靈活性,同時降低了系統時鐘方案總成本。目前,鎖相環集成晶片已被廣泛應用於無線通信、數據網絡、消費電子、醫療設備和安防監控等領域,可以實現通信網定時同步、時鐘產生、時鐘恢復和抖動濾除、頻率合成和轉換、時鐘分發和驅動等功能。

面對時鐘器件供應商提供的種類繁多的晶片,為系統設計選擇滿足性能規格,同時總體方案成本又具有競爭力的時鐘電路,是電路設計者面臨的一個難題。由於時鐘器件的關鍵指標是抖動規格,高性能的抖動指標往往價格也要高很多,本文從分析時鐘器件的抖動規格入手,詳細介紹了如何正確地理解在時鐘晶片器件手冊裡該指標的含義。基於抖動指標,介紹了德州儀器(TI)所提供的一系列時鐘器件及其抖動性能,幫助電路設計者選擇最適合自己的時鐘方案。

2 時鐘抖動和鎖相環噪聲模型

對時鐘器件而言,抖動和鎖相環是兩個最基本的概念。

2.1 抖動

如圖1 所示,時鐘抖動可分為三種抖動類型:時間間隔誤差TIE(Time Interval Error)、周期抖動PJ(Period Jitter)和相鄰周期間抖動CCJ(Cycle to Cycle Jitter)。周期抖動是多個周期內對時鐘周期的變化進行統計與測量的結果,相鄰周期間抖動是時鐘相鄰周期的周期差值進行統計與測量的結果,由於這兩種抖動是單個周期或相鄰周期的偏差,表徵的是短期抖動行為。時間間隔誤差又稱為相位抖動(Phase Jitter),是指信號在電平轉換時,其邊沿與理想時間位置的偏移量,通常表徵的是長期抖動行為。

圖1 抖動定義

從時鐘抖動的來源分析,可以把抖動歸納為兩大類:確定性抖動和隨機性抖動。確定性抖動是由可識別的各種幹擾信號造成的,如EMI 輻射、電源噪聲、同步切換噪聲等等,這種抖動幅度是有邊界的,而且可以通過電路設計優化把幹擾源消除或大幅降低,一般是不直接描述時鐘器件的抖動性能。隨機抖動是不能預測的噪聲源,如熱噪聲(也稱為Johnson 噪聲或散粒噪聲),以及半導體加工工藝的局限性等。由於隨機噪聲是由多種不相關噪聲源疊加的, 根據統計理論可以用高斯分布來描述其特性,由此可以得到下面兩種對隨機抖動幅度的表徵:

1. 均值(RMS)抖動,即高斯分布一階標準偏差值。一般採用在規定的濾波器帶寬內的RMS 抖動,如光通信領域常用的積分帶寬是(12KHz ~ 20MHz)。

2. 峰峰值(Peak-to-peak)抖動,即高斯正態曲線上最小測量值到最大測量值之間的差值。根據數據系統誤碼率要求的不同,最小和最大值的取值是不一樣的,如誤碼率為 時,峰峰值約等於14 倍的標準偏差值,即為 。

2.2 相位噪聲

相位噪聲是對時鐘信號噪聲特性的頻域表徵方式,表徵時鐘信號頻率的穩定度,是指偏離載波頻率(f-fc)處1Hz 帶寬內噪聲功率與載波信號總功率的比值,符號為L(f),單位為dBc/Hz。圖2 是一個時鐘信號的頻譜特性,如果單頻信號非常穩定的話,從頻譜上看其邊帶會隨著遠離主頻的位置逐漸降低,在偏離載波(f-fc)處,相位噪聲約等於載波頻率處曲線的高度與f 處曲線的高度之差,即圖中L(f-fc)

圖2 相位噪聲定義

2.3 均值抖動和相位噪聲關係

通過前面分析,噪聲可以用時域的相位抖動指標和頻域的相位噪聲指標來表徵,但兩者反映了是同一個物理現象,故均值抖動可以通過頻域的相位噪聲曲線計算獲得,根據相關文獻,頻域的相位噪聲與均值抖動之間的關係如下式:

註:f1 和f2 為抖動積分上、下限頻率,f0 為信號中心頻率。

下面通過一個具體例子說明頻域的譜密度曲線如何轉換為時域的抖動值。

圖3 是某個鎖相環時鐘器件輸出的相位噪聲,載波頻率Vo= 156.25MHz,為計算方便,把相位噪聲曲線近似為圖中紅色曲線段,AB 和CD 段為常數 dBc/Hz,BC 段20dBc 衰減,冪率近似為 的噪聲類型。

圖3 相位噪聲曲線

按照式子(1)關於相位噪聲與均值抖動間的轉換關係,去積分頻率取值範圍為12KHz ~ 20MHz,則:

2.4 鎖相環噪聲模型

圖4 是典型的鎖相環輸出噪聲分布特性曲線。在鎖相環環路帶寬內,主要噪聲成份是參考時鐘噪聲、分頻器噪聲、PFD 和電荷泵噪聲等;在環路帶寬外,主要噪聲源來自本地振蕩器VCXO/VCO。

分頻器相關文章:分頻器原理 鎖相環相關文章:鎖相環原理

相關焦點

  • 採樣時鐘抖動的原因及其對ADC信噪比的影響與抖動時鐘電路設計
    在A/D轉換過程中引入的噪聲來源較多,主要包括熱噪聲、ADC電源的紋波、參考電平的紋波、採樣時鐘抖動引起的相位噪聲以及量化錯誤引起的噪聲等。除由量化錯誤引入的噪聲不可避免外,可以採取許多措施以減小到達ADC前的噪聲功率,如採用噪聲性能較好的放大器、合理的電路布局、合理設計採樣時鐘產生電路、合理設計ADC的供電以及採用退耦電容等。
  • 時鐘的抖動及相噪分析
    時鐘的特性可以用頻率計測量頻率的穩定度,用頻譜儀測量相噪,用示波器測量TIE抖動、周期抖動、cycle-cycle抖動。  但是時域測量方法和頻域測量方法的原理分別是什麼? TIE抖動和相噪抖動之間的關係到底是怎麼推導的呢? ScopeArt先生就常遇到類似的問題,為此,特向本文作者主動邀稿。 作者是高人,但很低調。他為此文花費了很多時間,最終奉獻給大家的這篇文章很乾貨。
  • Silicon Labs推出業界最低抖動的時鐘系列產品
    高性能模擬與混合信號IC領導廠商Silicon Labs今日宣布針對高速網絡、通信和數據中心等當今網際網路基礎設施的根基,推出業界最高頻率靈活性和領先抖動性能的時鐘解決方案。
  • 數字定時: 時鐘信號、抖動、遲滯和眼圖
    了解時鐘信號的數字定時以及諸如抖動、漂移、上升時間、下降時間、穩定時間、遲滯和眼圖等常用術語。 本教程是儀器基礎教程系列的一部分。本文引用地址:http://www.eepw.com.cn/article/201601/286020.htm  1. 時鐘信號  發送數位訊號其實發送的就是一串由0或1組成的數字序列。
  • 【新品推薦】Silicon Labs推出超高抖動性能網絡同步時鐘
    這些時鐘具有業界領先的抖動性能和功能整合,可針對任何應用進行自定義。Silicon Labs 還提供創新 PCI Express 和 LVCMOS 時鐘,這些時鐘簡化設計並降低成本敏感的應用的功耗。 近期我們推出了新一代適用於 SyncE、SONET/SDH/PDH 和IEEE 1588的 Si5383和Si5384系列網絡同步時鐘。
  • Silicon推出最低抖動且完全兼容同步乙太網標準的時鐘產品
    通過提供任意頻率合成和行業領先抖動性能(263fs RMS)的組合優勢,新型Si5328精確時鐘倍頻器和抖動衰減器能夠滿足電信級乙太網交換機和路由器對超低功耗物理層參考時鐘的需求。網絡過渡背後的關鍵實施技術是同步乙太網,它被用在千兆乙太網(GbE)、10GbE、40GbE和100GbE電信級乙太網交換機和路由器中分配精確時鐘。每個電信級乙太網交換機和路由器都需要一個高性能的同步乙太網時鐘去提供漂移濾波、分配時鐘,以及提供低抖動乙太網物理層參考時鐘。
  • 如何正確使用FPGA的時鐘資源?
    例如,數字時鐘管理器(DCM)適用於實現延遲鎖相環(DLL)、數字頻率綜合器、數字移相器或數字頻譜擴展器。DCM還是鏡像、發送或再緩衝時鐘信號的理想選擇。另一種時鐘資源相位匹配時鐘分頻器(PMCD)可用於實現相位匹配分配時鐘或相位匹配延遲時鐘。efZednc鎖相環(PLL)和混合模式時鐘管理器(MMCM)處理的工作有許多是相同的,比如頻率綜合、內外部時鐘抖動濾波、時鐘去歪斜等。
  • 基於時鐘輸入和相位噪聲的抖動計算
    對模擬工程師來說是相位噪聲,而對數字工程師來說就是抖動。 這完全取決於設計人員看待問題的角度,以及對於設計來說什麼才是更重要的。 如果是ADC,如何才能跨越模擬和數字世界間的護欄? 要想獲得答案,設計師必須了解這兩者,以及它們之間的關係。跨越護欄能獲得的優勢不多,這是其中之一。
  • Silicon Labs PCI Express時鐘抖動計算工具簡化計時設計
    Silicon Labs的時鐘抖動計算工具是當前業界首款可用於PCIe 1.0、2.0、3.0、4.0規範的標準抖動計算器,免費提供給致力於開發廣受歡迎的PCIe架構應用的所有人員。該工具設計支持PCIe公共時鐘和分離時鐘架構,面向行業開放,並不僅限於使用Silicon Labs的時鐘產品。
  • Silicon Labs推出最低抖動網絡同步時鐘晶片
    網際網路基礎設施應用領域中高性能時鐘解決方案的領先供應商Silicon Labs(芯科科技有限公司)今日宣布推出業界具備最高性能和成本效益的分組數據包交換網絡同步時鐘IC。
  • IDT推出業內首個Ethernet和IEEE1588計時器件
    新的低抖動計時產品增強了 IEEE 1588 時鐘傳輸的準確性和可靠性,並通過在晶片中集成 Ethernet 數字 PLL(DPLL)和數控振蕩器(DCO)來提供重要的靈活性。   8V89316 和 8V89317 是低抖動 Ethernet PLL 器件,通過 Ethernet 物理層用於頻率同步交換機及路由器,提高基於 IEEE 1588 的透明時鐘、邊界時鐘及普通時鐘的可靠性和時間準確性。
  • 業內首款支持4.5G/LTE和乙太網的無線時鐘即將面市
    這種變化對於消費者來說意味著更加輕鬆的生活、工作和娛樂,但對於廠商來說,則是機遇和挑戰,對時鐘器件更甚。因此,這些設備需要多樣化的參考時鐘組合。10/25/100G SerDes具有嚴格的抖動要求,通常需要具有<300fsrms最大抖動性能的時鐘。CPU鎖相環具有較低的抖動要求,但經常使用擴頻時鐘來最小化電磁幹擾(EMI)。
  • Silicon Labs PCI Express Gen 4時鐘為數據中心和消費類產品設計...
    Silicon Labs新型Si522xx PCIe時鐘發生器滿足PCIe Gen 4的嚴格要求且提供20%的抖動裕度,同時為PCIe Gen 3抖動規格提供60%的抖動裕度。開發人員現在可以信心十足地採用Silicon Labs PCIe時鐘設計出符合PCIe標準的解決方案,而且可以獲得最大限度的抖動裕度,降低產品開發風險。
  • 時鐘振蕩器的原理與作用詳解
    那麼我們改如何現在合適的時鐘振蕩器?  ---- 時鐘振蕩器有多種封裝,它的特點是電氣性能規範多種多樣。它有好幾種不同的類 型:電壓控制晶體振蕩器(VCXO)、溫度補償晶體振蕩器(TCXO)、恆溫箱晶體振蕩器  (OCXO),以及數字補償晶體振蕩器(DCXO)。每種類型都有自己的獨特性能。
  • Silicon Labs發布時鐘行業超小尺寸、超低抖動的 I2C可編程晶體...
    Si54x/6x Ultra系列XO/VCXO在整個工作範圍內為整數和小數頻率提供低至80飛秒(fs)的抖動性能,從而為數據中心互連、光傳輸、廣播視頻和測試/測量等要求嚴苛的應用提供了出色的抖動餘量。這些新產品可提供單通道、雙通道、四通道和I2C可編程頻率選項,支持行業標準的2.5x3.2mm封裝尺寸,從而成為要求混合使用不同頻率且空間受限的設計的理想選擇。
  • 美高森美發布高集成度SyncE/IEEE1588-2008時鐘晶片
    高集成度ZL30361、ZL30362 和 ZL30363器件提供了無線網絡同步所需的全部關鍵因素,包括相位對齊和頻率恢復。這些市場領先的器件現在可供貨,目前被用於相位同步性能至關重要的無線回程產品。因此,這些器件能夠以較低的成本來增強或替代無線基礎網絡中的GPS時鐘方案。  美高森美時鐘產品部副總裁Maamoun Seido表示:「我們新的SyncE/IEEE1588解決方案為客戶提供了非常靈活的架構和優異的特性,這點被多個一流電信設備公司證實了,因為他們正在開發的產品都採用了這些晶片。
  • 在KeyStone 器件實現IEEE1588 時鐘方案
    KeyStone1 家族基於40nm 工藝,包括如下器件型號:· TCI6616,參見文獻[2]· TCI6618,參見文獻[3]· TCI6614 和TCI6612,參見文獻[4]和[5]· TMS320C6678、TMS320C6674、TMS320C6672 等,參見文獻[6]KeyStone2 家族基於28nm
  • R&S示波器的時鐘和數據信號抖動分析功能
    R&S RTO示波器具有超群的低噪聲模擬前端、高動態範圍ADC,高波形捕獲和分析速度和觸發抖動極低的數字觸發系統。除自動的抖動測量外,新的R&S RTO-K12抖動分析選件還提供廣泛的智能測試功能,如:設置嚮導幫助用戶完成大多數重要測量設置,快速獲得測量結果;可配置的軟體時鐘恢復功能自動實現時間間隔測試;趨勢跟蹤功能顯示測量值的變化以及時間上的趨勢關係,並在此基礎上增加更多的分析功能;多邊形幾何模塊幫助用戶快速設置測試模板。
  • 時鐘相關概念
    Tclk為一個時鐘周期,T1為高脈衝寬度,T2為低脈衝寬度,Tclk=T1+T2。佔空比定義為高脈衝寬度與周期之比,即T1/Tclk。圖1 理想時鐘波形建立時間(Tsu):是指在時鐘上升沿到來之前數據必須保持穩定的時間;保持時間(Th):是指在時鐘上升沿到來以後數據必須保持穩定的時間。如圖2所示。
  • AVR單片機與串行時鐘器件DS3231的應用設計
    1引言 由單片機構成的測控系統或智能顯示屏經常需要用到實時日曆或時鐘信號。為節省CPU資源,本文介紹了串行時鐘器件DS3231的應用及其與AVR單片機ATmega8的接口,該系統具有抗幹擾能力強,計時準確且不隨季節變化產生誤差的特點。