Silicon Labs PCI Express時鐘抖動計算工具簡化計時設計

2021-01-07 電子產品世界

　　Silicon Labs(芯科科技有限公司)今日宣布推出一款免費的軟體工具，使工程師僅需通過幾次簡單的點擊操作就能夠輕鬆快速的從示波器數據文件中計算出PCI Express®(PCIe®)時鐘抖動結果，從而極容易驗證PCIe規範兼容性，且能減少系統開發時間。Silicon Labs的時鐘抖動計算工具是當前業界首款可用於PCIe 1.0、2.0、3.0、4.0規範的標準抖動計算器，免費提供給致力於開發廣受歡迎的PCIe架構應用的所有人員。該工具設計支持PCIe公共時鐘和分離時鐘架構，面向行業開放，並不僅限於使用Silicon Labs的時鐘產品。

本文引用地址：http://www.eepw.com.cn/article/283973.htm

　　Silicon Labs針對PCIe技術推出的抖動計算工具已經就緒，開發人員可以免費從下方連結下載：www.silabs.com/pcie-learningcenter。

　　自從十年前PCIe作為桌面PC的串行互聯接口誕生以來，PCIe標準已經發展逾三代，廣泛應用於刀片伺服器、存儲、嵌入式計算、IP網關、工業系統和消費電子產品等。PCIe技術也已經用於FPGA和SoC設備，為系統內傳輸數據提供了靈活、高性能的數據傳輸方法。因為PCIe規範指定100MHz、±300ppm頻率穩定性的參考時鐘，但是一些FPGA和SoC設計內部可能會運行高達250MHz的參考時鐘頻率，這使得時鐘抖動評估成為關鍵的設計考慮。


　　PCIe技術中的濾波器掩碼和抖動計算在開發過程中經常被誤解。大多數示波器沒有配備必要的濾波器掩碼以獲得正確的PCIe時鐘抖動計算，這會產生「為什麼測量結果和數據手冊規格不匹配」的困惑。開發人員經常報告PCIe抖動測量結果高於時鐘數據手冊規格，這是不正確的測量結果而非設計問題。作為PCIe時鐘產品的領先供應商，Silicon Labs公司創建了PCIe抖動計算工具來滿足這些需求，提供給硬體設計者一款可供下載的實用工具，以便迅速確定被測時鐘是否滿足PCIe抖動要求。

　　Silicon Labs針對PCIe技術推出的時鐘抖動計算工具具有直觀的圖形用戶界面，能夠引導開發人員僅需通過幾個簡單的步驟就能夠從示波器數據文件中計算出時鐘抖動。該工具包括PCI-SIG®為PCIe 1.0、2.0、3.0、4.0公共時鐘和分離時鐘參考架構而定義的所有濾波器掩碼，支持獨立的擴頻(SRIS)和非擴頻(SRNS)技術。用戶可以通過簡明易讀的摘要格式獲知抖動結果，無需憑猜測去工作，從而確保系統設計滿足PCIe規範並且有足夠的抖動容限。為了更加方便，用戶還可以把抖動計算結果保存為PDF文件以供將來參考。

　　在相關的新聞報導中，Silicon Labs已經宣布其時鐘發生器和緩衝器滿足PCIe 4.0規範要求。所有相關的產品數據手冊已經更新，以符合PCI Express基本規範4.0 rev 0.5。

　　Silicon Labs計時產品營銷總監James Wilson表示：「為了能簡化計時設計這項工作，我們開發時鐘抖動計算工具，使獲取PCIe抖動測量結果的工作能夠變得儘可能快速、容易、精確。作為提供給業界的一項服務，我們將這款極有助益的時鐘抖動計算器免費提供給所有從事與PCIe數據總線標準相關的開發人員，無論他們是採用哪一家時鐘IC供應商產品都可適用。」


相關焦點

  • 【新品推薦】Silicon Labs推出超高抖動性能網絡同步時鐘
    Silicon Labs （亦稱「芯科科技」）時鐘從任意輸入頻率產生任意輸出頻率組合，簡化時鐘合成並減少設計所需的計時組件數量。
  • Silicon Labs針對消費電子產品推出業界最小尺寸PCI Express時鐘IC
    ，在這些應用中可靠性、板面積、器件數量和功耗通常是其關鍵設計要素。　　為了降低系統成本、功耗和器件數量並簡化電路板設計，Si50122PCIe時鐘發生器採用了低功耗的「推挽(Push-pull)」式HCSL輸出緩衝器，省去了HCSL輸出通常所需的所有外部終端電阻。而競爭對手晶片通常使用傳統的輸出緩衝器架構，其需要1個電源電阻器以及每個輸出埠上多達4個終端電阻器，這迫使設計人員在使用2路輸出器件時要管理多達9個片外電阻器。
  • Silicon Labs PCI Express Gen 4時鐘為數據中心和消費類產品設計...
    Silicon Labs新型Si522xx PCIe時鐘發生器滿足PCIe Gen 4的嚴格要求且提供20%的抖動裕度，同時為PCIe Gen 3抖動規格提供60%的抖動裕度。開發人員現在可以信心十足地採用Silicon Labs PCIe時鐘設計出符合PCIe標準的解決方案，而且可以獲得最大限度的抖動裕度，降低產品開發風險。
  • Silicon Labs推出業界最低抖動的時鐘系列產品
    Silicon Labs的新一代Si534x「片上時鐘樹「系列產品包括高性能時鐘發生器和高集成度Multi-PLL抖動衰減器。這些單晶片、超低抖動時鐘晶片整合了時鐘合成與抖動衰減功能，設計旨在減少光傳輸網絡、無線基礎設施、寬帶接入/匯聚、電信級乙太網、測試和測量以及企業和數據中心設備(包括邊緣路由器、交換機、存儲和伺服器)等應用的成本和設計複雜度。
  • Silicon Labs推出最低抖動網絡同步時鐘晶片
    新型的Si5348時鐘IC是高集成度的符合標準的解決方案，擁有最好的抖動性能、業內最小尺寸和最低功耗。Si5348時鐘IC使得硬體設計人員能夠為Synchronous Ethernet(SyncE)、IEEE 1588v2、以及無線和電信基礎設施、寬帶網絡(例如G.fast DSL和PON)、數據中心應用中的通用頻率變換提供理想的「片上時鐘樹」解決方案。
  • 採樣時鐘抖動的原因及其對ADC信噪比的影響與抖動時鐘電路設計
    在A/D轉換過程中引入的噪聲來源較多，主要包括熱噪聲、ADC電源的紋波、參考電平的紋波、採樣時鐘抖動引起的相位噪聲以及量化錯誤引起的噪聲等。除由量化錯誤引入的噪聲不可避免外，可以採取許多措施以減小到達ADC前的噪聲功率，如採用噪聲性能較好的放大器、合理的電路布局、合理設計採樣時鐘產生電路、合理設計ADC的供電以及採用退耦電容等。
  • 基於時鐘輸入和相位噪聲的抖動計算
    對模擬工程師來說是相位噪聲，而對數字工程師來說就是抖動。 這完全取決於設計人員看待問題的角度，以及對於設計來說什麼才是更重要的。 如果是ADC，如何才能跨越模擬和數字世界間的護欄？ 要想獲得答案，設計師必須了解這兩者，以及它們之間的關係。跨越護欄能獲得的優勢不多，這是其中之一。
  • Silicon Labs推出在線時鐘樹設計服務
    高性能模擬與混合信號IC領導廠商Silicon Laboratories (芯科實驗室有限公司)今日發表在線時鐘樹設計服務，客戶可利用此服務迅速獲得Silicon Labs經驗豐富的應用工程團隊提供的定製化時鐘架構建議，進一步簡化設計、降低BOM材料成本
  • Silicon Labs發布時鐘行業超小尺寸、超低抖動的 I2C可編程晶體...
    晶體 振蕩器 Silicon Labs（亦稱「芯科科技」）發布了新的小尺寸、高性能晶體振蕩器（XO）和壓控晶體振蕩器（VCXO）系列產品，用於低抖動和頻率靈活的時鐘合成
  • Silicon推出最低抖動且完全兼容同步乙太網標準的時鐘產品
    通過提供任意頻率合成和行業領先抖動性能(263fs RMS)的組合優勢，新型Si5328精確時鐘倍頻器和抖動衰減器能夠滿足電信級乙太網交換機和路由器對超低功耗物理層參考時鐘的需求。　　利用Silicon Labs專利的DSPLL®技術，Si5328 SyncE時鐘能夠從任意8kHz-710MHz輸入頻率中生成任意8kHz-808MHz輸出頻率。這種特有的頻率靈活性和任意速率能力使得網絡系統設計人員能夠同步和生成幾乎所有傳統電信或SyncE的頻率，簡化了從GbE到100GbE的系統設計。
  • 全系列時鐘解決方案為5G網絡時序同步設計瞻「前」顧「後」
    Pro軟體開發評估工具，以及針對後傳（Backhaul）網絡巨量數據傳輸需求而設計的超小尺寸、超低抖動的I 2C可編程晶體振蕩器系列。這些模塊支持兼容標準的交鑰匙解決方案中的 PTP 主、從、邊界和網關時鐘運行，易於使IEEE 1588 融入設計。
  • Silicon Labs推出為簡化IEEE1588實施而設計的全新完整解決方案
    打開APP Silicon Labs推出為簡化IEEE1588實施而設計的全新完整解決方案 SiliconLabs 發表於 2021-01-04 15:29:16
  • 正確理解時鐘器件的抖動性能
    但不同的時鐘器件，對抖動的描述不盡相同，如不帶鎖相環的時鐘驅動器有附加抖動指標要求，而帶鎖相環實現零延時的時鐘驅動器則有周期抖動和周期間抖動指。同時，不同廠家對相關時鐘器件的抖動指標定義條件也不一樣，如在時鐘合成器條件下測試，還是在抖動濾除條件下測試等。
  • 時鐘的抖動及相噪分析
    希望對仍然糾結在抖動的迷霧中的朋友們有所啟發。　　抖動是衡量時鐘性能的重要指標，抖動一般定義為信號在某特定時刻相對於其理想位置的短期偏移。這個短期偏移在時域的表現形式為抖動(下文的抖動專指時域抖動)，在頻域的表現形式為相噪。本文主要探討下時鐘抖動和相噪以及其測量方法，以及兩者之間的關係。
  • PCI總線接口設計及專用接口晶片的應用
    pci總線的其它操作還有設備選擇、配置周期和中斷應答等。pci總線協議複雜，需要在外部設備和pci總線之間增加一個接口電路。接口電路實現比較困難，目前實現pci接口的方法主要有:利用cpld或fpga 可編程邏輯器件和利用專門的pci接口晶片等多種方法實現。pci接口晶片具有設計簡單、功能強大、可靠性好等特點，從而大大減少了開發人員的工作量。
  • 簡化汽車電子的時鐘樹設計
    KIYednc多年來，通信、運算、工業和消費類市場一直使用集成式矽基時鐘發生器解決方案，而非石英晶體和振蕩器，來滿足對精確參考時鐘時序的要求。為確保系統正常工作並將誤碼率降至最低，高精準度、低抖動的參考時鐘在高速設計中至關重要。隨著處理器速度和SerDes帶寬水平的提高，對參考時鐘的抖動要求也越來越難以滿足。
  • 計時工具從日晷到電波表的飛躍(圖)
    我國古代，人們發明了很多計時的方法或工具。圭（讀作guī）表是一種既簡單又重要的測天儀器，它由垂直的表（一般高八尺）和水平的圭組成。它利用了立竿見影的道理來測量日影長度。主要功能是測定冬至日所在，並進而確定回歸年長度。此外，通過觀測表影的變化可確定方向和節氣。
  • Silicon Labs推出USB接口IC 簡化觸控螢幕開發
    本文引用地址：http://www.eepw.com.cn/article/112330.htm　　高性能模擬與混合信號IC領導廠商Silicon Laboratories (芯科實驗室有限公司,)今日發表CP2501 USB觸控螢幕橋接器IC，該晶片可以簡化大屏顯示運算處理系統中觸摸控制器與主機
  • PCI、PCI-x,PCI-E
    由腳本之家、百度、中關村在線綜合而成主題為腳本之家：https://www.jb51.net/hardware/xianka/56902.html一、PCIPCI接口分為32bit和64bit兩種，一般為白色插槽，32bit就是一般臺式機使用的普通的pci
  • IDT推出業內首個Ethernet和IEEE1588計時器件
    新的低抖動計時產品增強了 IEEE 1588 時鐘傳輸的準確性和可靠性，並通過在晶片中集成 Ethernet 數字 PLL（DPLL）和數控振蕩器（DCO）來提供重要的靈活性。 　　8V89316 和 8V89317 是低抖動 Ethernet PLL 器件，通過 Ethernet 物理層用於頻率同步交換機及路由器，提高基於 IEEE 1588 的透明時鐘、邊界時鐘及普通時鐘的可靠性和時間準確性。