時鐘的抖動及相噪分析

2021-01-11 電子產品世界

  ScopeArt按語:

本文引用地址:http://www.eepw.com.cn/article/265989.htm

  抖動測量一直被稱為示波器測試測量的最高境界。傳統最直觀的抖動測量方法是利用餘輝來查看波形的變化。後來演變為高等數學概率統計上的艱深問題,抖動測量結果準還是不準的問題就於是變得更加複雜。時鐘的特性可以用頻率計測量頻率的穩定度,用頻譜儀測量相噪,用示波器測量TIE抖動、周期抖動、cycle-cycle抖動。

  但是時域測量方法和頻域測量方法的原理分別是什麼? TIE抖動和相噪抖動之間的關係到底是怎麼推導的呢? ScopeArt先生就常遇到類似的問題,為此,特向本文作者主動邀稿。 作者是高人,但很低調。他為此文花費了很多時間,最終奉獻給大家的這篇文章很乾貨。希望對仍然糾結在抖動的迷霧中的朋友們有所啟發。

  抖動是衡量時鐘性能的重要指標,抖動一般定義為信號在某特定時刻相對於其理想位置的短期偏移。這個短期偏移在時域的表現形式為抖動(下文的抖動專指時域抖動),在頻域的表現形式為相噪。本文主要探討下時鐘抖動和相噪以及其測量方法,以及兩者之間的關係。

  1、抖動介紹

  抖動是對時域信號的測量結果,反映了信號邊沿相對其理想位置偏離了多少。抖動有兩種主要成分:確定性抖動和隨機抖動。確定性抖動是可以重複和預測的,其峰峰值是有界的,通常意義上的DJ是指其pk-pk值;隨機抖動是不能預測的定時噪聲,分析時一般使用高斯分布來近似表徵,理論上可以偏離中間值無限大,所以隨機抖動是沒有峰到峰邊界的,通常意義上的RJ指標是指其RMS值,可以根據其RMS值推算其在一定誤碼率時的值。目前最常用的分析方法是使用雙狄拉克模型。該模型假定概率密度函數兩側的尾部是服從高斯分布的,高斯分布很容易模擬,並且可以向下推算出較低的概率分布。總抖動是RJ和DJ概率密度函數的卷積。

    

 

  但是,業界對於高斯分布能否精確地描繪隨機抖動直方圖的尾部還存在爭議。真正的隨機抖動是遵守高斯分布的,但實際的測量中多個低幅度的DJ會卷積到一個分布函數,這導致測量出的概率密度分布的中心接近高斯分布,而尾部卻夾雜了一些DJ。所以,真正的RJ可能只佔高斯模型的抖動的一部分,測量中RJ可能被放大了,同時總抖動也會被放大。

  2、抖動測量

  時鐘抖動通常有三種測量方法,對應於TIE(Time Interval Error 時間間隔誤差)、period(周期抖動)和Cycle-Cycle(相鄰周期抖動)三種抖動指標。

  TIE抖動(時間間隔誤差),以被測時鐘沿與理想時鐘沿之間的時間差為樣本,即以圖中的TIEn為樣本,通過對很多個樣本進行統計分析,表徵時鐘沿與理想時鐘沿偏離值的變化、分布情況,如下圖所示:

    

 

  Period Jitter(周期抖動),以時鐘信號的周期做樣本,即以圖中的Pn做樣本,通過對很多個樣本進行統計分析,表徵時鐘信號周期Pn的變化、分布情況,對於保證數字系統中的建立保持時間規範很有意義。如下圖所示:

    

 

  Cycle-Cycle Jitter(Cycle-Cycle抖動),以時鐘信號相鄰周期的差值做樣本,即以圖中的Cn做樣本,通過對很多個樣本(1K~10K)進行統計分析,表徵時鐘信號相鄰周期變化值的變化、分布情況,一般用於需要限制頻率突變的場合。如下圖所示:

    

 

  TIE、Jperiod和Jcycle-cycle三種抖動指標之間的關係如下:

  TIE的微分可以得到周期抖動。

    

  

 

  其中,Δtpn為周期抖動, tn為實際周期,T0為理想周期,ΔtIEn為TIE抖動。

  周期抖動(period jitter)的微分可以得到cycle-cycle jitter。

    

  

 

  其中,Δtcn為周期抖動, tn為實際周期,Δtpn為周期抖動。

  三者的關係可以用下圖表示:

    

 

  3、相噪介紹

  相位噪聲反映的是單載波信號的頻譜純度,如果沒有相位噪聲,信號的所有功率都應集中在其振蕩頻率f0處(下圖左Carrier),這個理想信號用Asin(ωt)表示。由於存在相位噪聲(下圖左Noise),相當於在理想信號上調製了一個Φ(t)相位信號,此時整個信號表示為Asin(ωt+Φ(t))。在頻譜上體現為一部分功率擴展到相鄰的頻率中去,形成邊帶(下圖右)。相噪定義為單邊帶某一給定偏移頻率fn處1Hz帶寬內的功率Pn與信號總功率Ps比值的對數,即 10lg(Pn/Ps),相噪以dBc/Hz@fn為單位來表示。這裡dBc的含義是某頻點功率與信號總功率的比值(下圖右),對應於時鐘相位偏移與時鐘周期的比值。

    

 

  4、相噪測量

  相噪測量一般使用相噪儀進行,由於技術發展,現在相噪儀不僅可以測量相噪,還可以分析電源等其它信號的噪聲,所以相噪儀也稱為信號分析儀。相噪儀的原理與頻譜儀類似,但是更加精密,並增加了一些特定的分析功能,因此使用頻譜儀也可以粗略地測試相噪。相噪儀測試相噪有多種測量方法,但使用最廣泛的還是頻譜分析法和鑑相法這兩種測量原理。

  4.1 頻譜分析法

  頻譜分析法是對時鐘信號進行頻譜分析,先測量信號總功率Ps,再測量某一偏移頻率出的功率Pn,再經過計算便可得到該被測時鐘的單邊帶相位噪聲。頻譜分析法是一種簡單直接的相噪分析技術,適宜於測量漂移較小但相位噪聲相對較高的信號;但是頻譜分析法不能分辨出調幅噪聲和相位噪聲,測試波形不太完美的時鐘信號相噪時會存在較大誤差;另外由於頻譜儀的動態範圍和最小分辨帶寬的限制,測量精度受限。

  4.2 鑑相法

  鑑相法採用外差混頻方式將被測時鐘信號轉化至中頻,在中頻用一個鎖相環提取出被測時鐘信號的載波信號,再將該信號與被測信號正交鑑相,從而提取被測時鐘信號的相位噪聲Φ(t) ,處理後得到頻域相噪SΦ(f) ,進一步積分可以得到L(f) ,L(f)對應於RMS相噪。鑑相法的優點是動態範圍大,相噪電平採用低噪放大器提高靈敏度,並且可以分辨調幅噪聲和相位噪聲。

    

 

  另外,鑑相法還可以進一步增加互相關技術來增加靈敏度。互相關技術是將兩路鑑相法組合起來,對其輸出信號執行互相關操作。待測時鐘的噪聲通過每路通道仍然是相關的,不受互相關影響;每路通道內部產生的噪聲是不相關的,被互相關操作抑制。引入互相關技術後無需特別精密的器件就可以實現更高的測量靈敏度。

  5、抖動與相噪分析及轉換

  5.1 相噪轉化為抖動的計算

  相位噪聲到抖動的轉化,可以有如下的公式推導。

  頻率f1到f2的相噪頻譜積分可得到相噪Φ(t)的RMS值的平方(RMSΦ(t))2:

    

  

 

  其中,SΦ(t)為相噪頻譜,L(f) 為積分後的相噪。由於相噪曲線為不規則曲線,運算量很大,實際測量時該積分運算由儀器完成。

    

 

  總的信號可以表示為以下函數:

    

  

 

  其中C(t)表示總的信號,Φ(t)表示調製其上的相位噪聲。將Φ(t)與周期/頻率結合起來可以得到TIE抖動的表示為:

    

  

 

  另有,TIE抖動的RMS值為:

    

  

 

  其中,L(f)是關心頻段內相噪的積分。

  從下面的測量可以得到10Hz到30MHz的積分相噪是-51.5dBc,以該測量為例計算:

    

  

 

  UI=1/999.999992MHz≈1ns

  RMS JTIE=3.763mrad*1ns/2π=0.215° *1ns/360°=0.5972ps

    

 

  5.2 相噪與抖動測量值的比較

  下面四幅圖分別是時域的TIE、Jc-c、Jperiod和頻域的相噪,可以看到四個測量值有很大的差異,原因可能有以下幾點:

  • 相噪測試時設定了具體的積分帶寬,這個帶寬一般在幾十兆Hz以內。而時域抖動測試並沒有帶寬限制,其帶寬限制只取決於示波器儀器本身;

  • 儀器在測量過程中引入噪聲,這裡示波器的底噪大於相噪儀,引入的噪聲會更大些;

  • 相噪儀只是觀察到每一個時刻的噪聲,示波器可以累積觀察一段時間的噪聲;

  • 相噪測試時以輸入信號本身的頻率作為基頻,忽略了信號的頻偏;而示波器測量TIE時會以理想時鐘作為參考。

  6、小結

  抖動測量就像是盲人摸象,每種方法都有其局限性。工程師需要深入了解系統的抖動的要求,以及各種抖動測量技術的原理和優劣,根據需要選擇合適的抖動測量評估方法。

相關焦點

  • 採樣時鐘抖動的原因及其對ADC信噪比的影響與抖動時鐘電路設計
    由圖1可以看出時鐘的抖動對ADC信噪比性能的惡化影響是十分明顯的,相同時種抖動情形下進入到ADC的信號頻率越高,其性能惡化就越大,同一輸入信號頻率情形下,採樣時鐘抖動越大,則ADC信噪比性能惡化也越大。對比圖1中兩個示意圖可以看出實測的採樣時鐘抖動對ADC信噪比性能的影響同理論分析得到的結果是十分吻合的,這也證明了理論分析的正確性。
  • 正確理解時鐘器件的抖動性能
    但不同的時鐘器件,對抖動的描述不盡相同,如不帶鎖相環的時鐘驅動器有附加抖動指標要求,而帶鎖相環實現零延時的時鐘驅動器則有周期抖動和周期間抖動指。同時,不同廠家對相關時鐘器件的抖動指標定義條件也不一樣,如在時鐘合成器條件下測試,還是在抖動濾除條件下測試等。
  • R&S示波器的時鐘和數據信號抖動分析功能
    R&S RTO示波器具有超群的低噪聲模擬前端、高動態範圍ADC,高波形捕獲和分析速度和觸發抖動極低的數字觸發系統。除自動的抖動測量外,新的R&S RTO-K12抖動分析選件還提供廣泛的智能測試功能,如:設置嚮導幫助用戶完成大多數重要測量設置,快速獲得測量結果;可配置的軟體時鐘恢復功能自動實現時間間隔測試;趨勢跟蹤功能顯示測量值的變化以及時間上的趨勢關係,並在此基礎上增加更多的分析功能;多邊形幾何模塊幫助用戶快速設置測試模板。
  • 數字定時: 時鐘信號、抖動、遲滯和眼圖
    了解時鐘信號的數字定時以及諸如抖動、漂移、上升時間、下降時間、穩定時間、遲滯和眼圖等常用術語。 本教程是儀器基礎教程系列的一部分。本文引用地址:http://www.eepw.com.cn/article/201601/286020.htm  1. 時鐘信號  發送數位訊號其實發送的就是一串由0或1組成的數字序列。
  • Silicon Labs推出業界最低抖動的時鐘系列產品
    Silicon Labs的新一代Si534x「片上時鐘樹「系列產品包括高性能時鐘發生器和高集成度Multi-PLL抖動衰減器。這些單晶片、超低抖動時鐘晶片整合了時鐘合成與抖動衰減功能,設計旨在減少光傳輸網絡、無線基礎設施、寬帶接入/匯聚、電信級乙太網、測試和測量以及企業和數據中心設備(包括邊緣路由器、交換機、存儲和伺服器)等應用的成本和設計複雜度。
  • Silicon Labs推出最低抖動網絡同步時鐘晶片
    新型的Si5348時鐘IC是高集成度的符合標準的解決方案,擁有最好的抖動性能、業內最小尺寸和最低功耗。Si5348時鐘IC使得硬體設計人員能夠為Synchronous Ethernet(SyncE)、IEEE 1588v2、以及無線和電信基礎設施、寬帶網絡(例如G.fast DSL和PON)、數據中心應用中的通用頻率變換提供理想的「片上時鐘樹」解決方案。
  • 基於時鐘輸入和相位噪聲的抖動計算
    對模擬工程師來說是相位噪聲,而對數字工程師來說就是抖動。 這完全取決於設計人員看待問題的角度,以及對於設計來說什麼才是更重要的。 如果是ADC,如何才能跨越模擬和數字世界間的護欄? 要想獲得答案,設計師必須了解這兩者,以及它們之間的關係。跨越護欄能獲得的優勢不多,這是其中之一。
  • Silicon Labs PCI Express時鐘抖動計算工具簡化計時設計
    Silicon Labs的時鐘抖動計算工具是當前業界首款可用於PCIe 1.0、2.0、3.0、4.0規範的標準抖動計算器,免費提供給致力於開發廣受歡迎的PCIe架構應用的所有人員。該工具設計支持PCIe公共時鐘和分離時鐘架構,面向行業開放,並不僅限於使用Silicon Labs的時鐘產品。
  • 【新品推薦】Silicon Labs推出超高抖動性能網絡同步時鐘
    這些時鐘具有業界領先的抖動性能和功能整合,可針對任何應用進行自定義。Silicon Labs 還提供創新 PCI Express 和 LVCMOS 時鐘,這些時鐘簡化設計並降低成本敏感的應用的功耗。 近期我們推出了新一代適用於 SyncE、SONET/SDH/PDH 和IEEE 1588的 Si5383和Si5384系列網絡同步時鐘。
  • 可精確給出自身真實噪底的相噪分析儀Holzworth HA7000系列
    可精確給出自身真實噪底的相噪分析儀Holzworth HA7000系列 微波射頻網 發表於 2021-01-04 16:40:21 Holzworth實時相位噪聲分析儀 測量真實噪底的互相關分析儀
  • Silicon推出最低抖動且完全兼容同步乙太網標準的時鐘產品
    通過提供任意頻率合成和行業領先抖動性能(263fs RMS)的組合優勢,新型Si5328精確時鐘倍頻器和抖動衰減器能夠滿足電信級乙太網交換機和路由器對超低功耗物理層參考時鐘的需求。網絡過渡背後的關鍵實施技術是同步乙太網,它被用在千兆乙太網(GbE)、10GbE、40GbE和100GbE電信級乙太網交換機和路由器中分配精確時鐘。每個電信級乙太網交換機和路由器都需要一個高性能的同步乙太網時鐘去提供漂移濾波、分配時鐘,以及提供低抖動乙太網物理層參考時鐘。
  • 業內首款支持4.5G/LTE和乙太網的無線時鐘即將面市
    通過選擇Silicon Labs的Si538x無線時鐘,無線系統設計人員可以將小型蜂窩網絡、DAS、μ-BTS以及其他設計的成本、功耗和複雜性降至最低。Silicon Labs基於DSPLL的Si538x時鐘是業界首款將低相噪4G/LTE時鐘和低抖動乙太網時鐘結合在一起的時鐘IC。」
  • 數碼音頻用的「時鐘」寫一點科普
    其實很簡單,10MHz是已經在航空、航天、通信及軍工領域的高性能時鐘參考源普遍應用的一個頻率點,相關的OCXO和原子鐘模塊相對更容易採購,無需像採用音頻頻點OCXO那樣需要專門定製,而且相關的關鍵器件也已經在那些穩定性與關鍵性能要求更為嚴苛的專業領域中充分驗證過,短穩和低頻相噪性能達到Hi-End音頻應用所要求的性能水平完全不成問題。
  • 鑑頻鑑相器的指標對鎖相環(PLL)死區及抖動性能的影
    該應用筆記討論了鑑頻鑑相器的指標對鎖相環(PLL)死區及抖動性能的影響。在使用電荷泵環路濾波的PLL設計中,通過產生具有最小脈寬的鑑相輸出脈衝,可以減輕PLL的死區效應和相關的鎖相環抖動。
  • 時鐘相關概念
    Tclk為一個時鐘周期,T1為高脈衝寬度,T2為低脈衝寬度,Tclk=T1+T2。佔空比定義為高脈衝寬度與周期之比,即T1/Tclk。圖1 理想時鐘波形建立時間(Tsu):是指在時鐘上升沿到來之前數據必須保持穩定的時間;保持時間(Th):是指在時鐘上升沿到來以後數據必須保持穩定的時間。如圖2所示。
  • 基於Innovus的複雜時鐘結構分析及實現
    隨著集成電路工藝進入先進節點(Advanced Node),以及應用場景的不斷增加,帶來晶片設計規模越來越大以及時鐘結構更加複雜,針對時鐘結構的分析與時鐘的實現也更加困難。就時鐘樹綜合(Clock Tree Synthesis,CTS)而言,時鐘結構複雜程度的增加,可能會帶來公共路徑(Common Path)的長度減少,片上誤差(On Chip Variation,OCV)的影響增加,CTS迭代時間(Turn-Around Time)增加,以及時鐘上功耗增加等問題。因此,在物理實現中,CTS變得越來越重要。
  • 時鐘同步技術概述
    1 引言本文引用地址:http://www.eepw.com.cn/article/154029.htm  作為數字通信網的基礎支撐技術,時鐘同步技術的發展演進始終受到通信網技術發展的驅動。隨著通信新業務和新技術的不斷發展,其同步要求越來越高,包括鍾源、鎖相環等基本時鐘技術經歷了多次更新換代,同步技術也在不斷地推陳出新,時間同步技術更是當前業界關注的焦點。  2 時鐘技術發展歷程  時鐘同步涉及的最基本技術包括鍾源技術和鎖相環技術,隨著應用需求的不斷提高,技術、工藝的不斷改進,鍾源技術和鎖相環技術也得到了快速的演進和發展。
  • 時序分析中的一些基本概念
    時序分析時FPGA設計中永恆的話題,也是FPGA開發人員設計進階的必由之路。慢慢來,先介紹時序分析中的一些基本概念。本文引用地址:http://www.eepw.com.cn/article/201710/365595.htm1. 時鐘相關時鐘的時序特性主要分為抖動(Jitter)、偏移(Skew)、佔空比失真(Duty Cycle DistorTIon)3點。
  • 電力系統中的時鐘同步技術分析
    電網安全穩定運行對電力自動化設備提出了新的要求,特別是對時間同步,要求繼電保護裝置、自動化裝置、安全穩定控制系統、能量管理系統和生產信息管理系統等基於統一的時間基準運行,以滿足同步採樣、系統穩定性判別、線路故障定位、故障錄波、故障分析與事故反演時間一致性要求。確保線路故障測距、相量和功角動態監測、機組和電網參數校驗的準確性,以及電網事故分析和穩定控制水平,提高運行效率及其可靠性。
  • 時鐘振蕩器的原理與作用詳解
    時鐘振蕩器的原理與作用--51單片機與時鐘電路  在MCS-51單片機片內有一個高增益的反相放大器,反相放大器的輸入端為XTAL1,輸出端為XTAL2,由該放大器構成的振蕩電路和時鐘電路一起構成了單片機的時鐘方式。根據硬體電路的不同,單片機的時鐘連接方式可分為內部時鐘方式和外部時鐘方式,如圖1所示。