三種降低開關電路中有害dv/dt瞬變的方法

2021-01-08 EDN電子設計技術

電源轉換或柵極驅動開關期間所生成的高壓瞬態峰值可能有很大害處。在電動機驅動應用中，dv/dt瞬變可能會破壞繞組絕緣層，從而縮短電動機壽命並影響系統穩定性。在使用矽MOSFET、IGBT和SiC MOSFET的電路中，放緩瞬態響應的常見方法是提高外部柵極電阻的值。此類器件通常具有大反向傳輸電容（Crss）或柵漏米勒電容（Cgd）。在降低快速開關應用的dv/dt方面，提高柵極電阻（Rg）的做法十分有效。一個使用示例是圖騰柱PFC，在此用例中，高dv/dt帶來了較低的開關損耗。然而，在電動機等較慢應用中，要讓dv/dt介於可接受範圍內（例如5~8V/ns），所需電阻值會達到千歐級別。高Rg值可能會顯著延長打開和關閉延遲。Nfyednc

本文重點而又全面地介紹了三種將dv/dt從45V/ns降至5V/ns而不帶來過長開/關延遲時間的方法：使用外部柵漏電容器、對器件增加RC緩衝電路，以及使用JFET直接驅動。在每種情況下，都是在T0247-4L封裝中採用了一個1,200V SiC FET，且Rdson為9mΩ，並在75A/800V下開關。在探索每種情形時，都是先使用SiC FET的SPICE模塊進行模擬，然後使用雙脈衝電路實驗測量打開和關閉時間，從而驗證模擬結果。Nfyednc

使用外部Cgd電容

在此方法中，外部Cgd電容器Cgdext置於半橋配置的高側和低側FET的柵極與漏極之間，參見圖1。Nfyednc

Nfyednc

圖1：帶外部Cgd的柵極驅動，用於實現dv/dt控制。（來源：UnitedSiC）Nfyednc

對於SiC FET，Cgdext的計算值為68pF，而且在進行模擬時，電路中包含一個20nH的串聯寄生電感（Lpar）。在使用分立器件而且Cgd電容器的連接位置儘可能靠近FET的真實情況下，該寄生電感可以小一些。如果使用FET模塊，則電容器可能需要置於模塊外，這表示寄生電感會接近20nH。Nfyednc

Nfyednc

圖2：使用68pF的外部Cgd電容器和33Ω的Rg。左邊為關閉期間的Ids（藍色）、Vgs（橙色）和Vds（綠色）值，實線為實驗測量值，虛線為SPICE模擬值。右邊為打開期間的值。請注意，本文全文都使用了上述追蹤色約定。（來源：UnitedSiC）Nfyednc

圖2說明了外部Cgd電容器的SPICE模擬結果和實驗結果。因為在開關期間，Ids相對較低，估計為0.54A，所以外部電容器可以容許20nH寄生電感。當使用68pF電容器且Rg介於10Ω至33Ω之間時，根據測量和計算，此方法的dv/dt介於25V/ns至5V/ns之間。參見圖3。Nfyednc

Nfyednc

圖3：使用68pF外部電容器時，在實驗和SPICE模塊模擬情況下，依Rg而定的dv/dt圖。（來源：UnitedSiC）Nfyednc

結果表明，當使用FET模塊，將Cgd置於電路板上，且接受一定的寄生電感時，適合使用這種方法來降低dv/dt。Nfyednc

跨各FET使用RC緩衝電路

另一種控制dv/dt的方法是跨高側和低側FET的漏極和源極連接一個RC緩衝電路。參見圖4。Nfyednc

Nfyednc

圖4：跨高側和低側FET並聯的緩衝電路的示意圖。（來源：UnitedSiC）Nfyednc

在這個示例中，如同外部柵漏電容器一樣，電路中添加了一個20nH寄生電感，它與電容器（Csnubber）和電阻（Rsnubber）串聯。當使用分立FET時，RC元件可以儘量靠近FET，理想的情況是直接與引腳連接，屆時，寄生電感可以達到最小值。實驗緩衝電路採用了一個5.6nF的電容器和一個0.5Ω電阻。SPICE模擬和實驗結果均表明，這種方法可以將dv/dt從50V/ns降低至5V/ns。參見圖5和圖6。Nfyednc

Nfyednc

圖5：跨各FET的漏源使用RC緩衝電路。實驗值以實線表示，SPICE模擬值以虛線表示。該測試在75A/800V柵極驅動下採用5.6nF電容器和0.5Ω電阻執行。左邊為關閉波形，右邊為打開波形。（來源：UnitedSiC）Nfyednc

Nfyednc

圖6：使用RC緩衝電路時，實驗值和模擬值的dv/dt圖。（來源：UnitedSiC）Nfyednc

由於電容值較低，增加緩衝電路帶來的開關損耗非常小，在10kHz開關頻率下僅僅約2W。相對較高的模擬寄生電感值（20nH）表明，RC緩衝電路的布置可能位於FET模塊外，它可將dv/dt降低90%。Nfyednc

JFET直接驅動法

最後一種降低dv/dt的方法是使用直接驅動的JFET布置，參見圖7。在這種電路中，啟動時即打開Si MOS器件，且JFET柵極電壓介於-15V至0V之間。Nfyednc

Nfyednc

圖7：直接驅動的JFET布置。（來源：UnitedSiC）Nfyednc

這需要PWM柵極驅動信號和啟用信號，但是要維持常關狀態。高側JFET柵極電壓為-15V，以保證在開關瞬態期間，它為關閉狀態。同樣，使用實驗設置進行測量，並用SPICE模塊進行電路模擬。結果請參見圖8和圖9。由於SiC JFET的Crss（Cgd）大，一個4.7Ω的小Rg就足以將dv/dt降低至5V/ns。Nfyednc

Nfyednc

圖8：使用JFET直接驅動法。實驗值以實線表示，SPICE模擬值以虛線表示。左側為關閉波形，右側為打開波形。採用75A/800V電路，Rg為4.7Ω。（來源：UnitedSiC）Nfyednc

Nfyednc

圖9：採用JFET直接驅動法的dv/dt圖，顯示了實驗波形和SPICE波形。（來源：UnitedSiC）Nfyednc

Nfyednc

表1：三種dv/dt降低法的SPICE模擬性能摘要。（來源：UnitedSiC）Nfyednc

結論

表1重點介紹了在75A/800V電路中降低dv/dt的三種不同方法的SPICE模擬預測值摘要。在三種方法中，JFET直接驅動法的能耗最低。不過，直接驅動法需要-15V驅動信號和啟用信號，增加了元件數和電路複雜性。外部Cgd電容器法和RC緩衝電路法的開關損耗略高，但是不需要到JFET柵極的通路。如使用分立FET，則這兩種方法都可以在電路板上輕鬆實現。標準UnitedSiC FET不提供到JFET柵極的通路，但是採用TO247-4L封裝的新雙柵極產品已經在開發中。這種方法還適合與添加了JFET柵極引腳的模塊配合使用。在所有情況下，SPICE模擬中都計入了20nH寄生電感的影響，結果證明，一定量的電感不會影響dv/dt的降低。Nfyednc

RC緩衝電路法的突出特點是無法分別控制打開和關閉dv/dt，參見表1。然而，由於Rgon和Rgoff電阻分離，Cgd法和JFET直接驅動法可以分別控制這二者。Nfyednc

本文展示了三種顯著降低dv/dt的方法。鑑於UnitedSiC FET的低導電損耗和短路條件下的穩健特性，採用UnitedSiC FET能讓這三種方法成為電動機驅動開發中高效且可靠的選擇。Nfyednc

（原文連結：3 methods to minimize harmful dV/dt transients in switching circuits，由趙明燦編譯）Nfyednc

本文為《電子技術設計》2020年12月刊雜誌文章，版權所有，禁止轉載。免費雜誌訂閱申請點擊這裡。Nfyednc

相關焦點

  • 簡單的dv/dt控制技術降低IGBT開通損耗
    但這在運行中是無法自主進行調整的。本文將介紹一種通過並聯常規柵極驅動晶片來攻克這一難題的簡單方法。文中還介紹了與開通能耗改進有關的表徵數據的評估。一方面，選擇電阻值較小的柵極電阻，可以使得功率半導體的開關速度更快。這將降低開關損耗，從而降低總體損耗。另一方面，選擇較大的柵極電阻可以降低開關速度，比如dvCE/dt或diC/dt。這可使柵極電路中發生的由寄生雜散電感或耦合電容引起的振蕩減少。因此，必須通過折中的辦法實現門極電阻的最優化配置。
  • 關於半橋電路中抗dv/dt噪聲幹擾的安全工作區分析及其解決方案
    王定良（電子科技大學 電子科學與工程學院，四川 成都 610054）　　摘  要：作為電機驅動電路的智能功率模塊（IPM）正變得越來越重要，但是越來越快的開關速度，可能會引起IPM模塊中的IGBT的誤觸發。
  • USB 供電設計採用4開關降壓-升壓轉換器
    新供電要求中的一項獨特挑戰是如何使用一個 4.5V-32V 輸入電壓來提供一個 5V-20V 直流總線。一個4開關降壓-升壓轉換器是合適的拓撲結構，提供降壓或升壓電源轉換，因其可提供設計人員和客戶所需的寬電壓轉換範圍、正極性、高能效和小尺寸方案。
  • 一看就懂,超詳細非隔離式開關電源PCB布局設計技巧
    即使在高達30A的最大負載電流下，開關波形仍很穩定。 圖2和圖4中，在VIN(或VOUT)與地之間的SW電壓擺幅有高的dv/dt速率。這個結點上有豐富的高頻噪聲分量，是一個強大的EMI噪聲源。為了儘量減小開關結點與其它噪聲敏感走線之間的耦合電容，你可能會讓SW銅箔面積儘可能小。
  • 通信開關電源的特性以及抑制電磁幹擾的技術解析
    1.2 電磁幹擾產生機理 1.2.1 開關電路產生的電磁幹擾 開關電路是開關電源的核心，主要由開關管和高頻變壓器組成，它產生的dv/dt是具有較大幅度的脈衝，頻帶較寬且諧波豐富。這種脈衝幹擾產生的主要原因有兩個方面：一方面開關管負載為高頻變壓器初級線圈，是感性負載。
  • EDA365:非隔離式開關電源PCB布局設計技巧
    即使在高達30A的最大負載電流下，開關波形仍很穩定。 高DV/DT開關區 圖2和圖4中，在VIN(或VOUT)與地之間的SW電壓擺幅有高的dv/dt速率。這個結點上有豐富的高頻噪聲分量，是一個強大的EMI噪聲源。
  • 提升開關電源效率和可靠性:半橋諧振LLC+CoolMOS開關管!
    提升電源的開關頻率是其中的方法之一， 但是頻率的提升會影響到功率器件的開關損耗，使得提升頻率對硬開關拓撲來說效果並不十分明顯，硬開關拓撲已經達到了它的設計瓶頸。而此時，軟開關拓撲，如LLC拓撲以其獨具的特點受到廣大設計工程師的追捧。但是… 這種拓撲卻對功率器件提出了新的要求。 2.
  • 在開關電源轉換器中充分利用碳化矽器件的性能優勢
    理想情況下，不應施加負的關斷電壓，但所以在實際設計電路時，設計工程師應在原型製作時進行檢查，將電路電壓振蕩降低不要讓振蕩電壓影響柵極 - 源極關斷電壓變成負值。當VGS低於-2V，且持續時間超過15ns，這樣可能出現柵極閾值電壓(VGS(th))漂移，導致RDS(on)增大，以及整個應用生命周期內系統效率降低。
  • PFC開關電源的效率優化措施!
    高頻開關走線儘可能短，這樣可避免引線電感帶來的振鈴噪聲； c. 使高dv/dt或di/dt的走線儘可能遠離採樣迴路； e.
  • 先試後買的高效節能電源設計方法
    驅動器需要提供高脈衝電流，以減少開關瞬態期間的MOSFET開關損耗。此外，高持續電流和較小的外部柵極電阻可降低碳化矽MOSFET的高頻開關期間的驅動器溫度。 快速碳化矽 MOSFET開關引起的高dv / dt使得高共模電流流經柵極驅動器和功率轉換電路的其餘部分。
  • 在開關電源中,如何充分利用SiC器件的性能優勢?
    理想情況下，不應施加負的關斷電壓，但所以在實際設計電路時，設計工程師應在原型製作時進行檢查，將電路電壓振蕩降低不要讓振蕩電壓影響柵極-源極關斷電壓變成負值。當VGS低於-2V，且持續時間超過15ns，這樣可能出現柵極閾值電壓（VGS（th））漂移，導致RDS（on）增大，以及整個應用生命周期內系統效率降低。
  • 三相逆變器中IGBT的幾種驅動電路的分析
    2）EXB8..Series的驅動晶片對IGBT過電流保護的處理採用了軟關斷方式，因此主電路的dv/dt比硬關斷時小了許多，這對IGBT的使用較為有利，是值得重視的一個優點。　　3）EXB8..Series驅動晶片內集成了功率放大電路，這在一定程度上提高了驅動電路的抗幹擾能力。
  • 在開關電源轉換器中,如何利用SiC器件的性能優勢?
    理想情況下，不應施加負的關斷電壓，但所以在實際設計電路時，設計工程師應在原型製作時進行檢查，將電路電壓振蕩降低不要讓振蕩電壓影響柵極-源極關斷電壓變成負值。 當VGS低於-2V，且持續時間超過15ns，這樣可能出現柵極閾值電壓（VGS（th））漂移，導致RDS（on）增大，以及整個應用生命周期內系統效率降低。
  • 降低電源管理電路中的EMI幹擾的方法
    降低電源管理電路中的EMI幹擾的方法 萬物雲聯網 發表於 2020-11-17 15:14:51 選擇合適的開關DC-DC降壓電源器件，同時將EMI幹擾的影響降至最低
  • 電動自行車控制器MOSFET驅動電路的設計
    B．電容C2與分立器件驅動電路裡的C4作用相同，同樣為自舉電容。C．電容C1為去藕電容，為抑制功率MOSFET開關時對驅動電路浮動電源部分的幹擾，一般應加上此電容。C．如果以上兩種方法都不能很好地解決問題，我們可以通過在相線上加snubber的方法來抑制線路的振鈴。
  • 在開關電源轉換器中,如何充分利用SiC器件的性能優勢?
    理想情況下，不應施加負的關斷電壓，但所以在實際設計電路時，設計工程師應在原型製作時進行檢查，將電路電壓振蕩降低不要讓振蕩電壓影響柵極-源極關斷電壓變成負值。當VGS低於-2V，且持續時間超過15ns，這樣可能出現柵極閾值電壓（VGS（th））漂移，導致RDS（on）增大，以及整個應用生命周期內系統效率降低。
  • 淺談開關電源中電磁幹擾的產生及其抑制
    它包括兩層含義，一是設備在工作中產生的電磁輻射必須限制在一定水平內，二是設備本身要有一定的抗幹擾能力，它必須具備三個要素：幹擾源、耦合通道、敏感體。給電子線路供電的開關電源對於幹擾的抑制對保證電子系統的正常穩定運行具有重要意義。本文通過分析開關電源中的幹擾源和耦合通道，提出了抑制幹擾的有效措施。並提出了開關電源變壓器的設計和製作方法。
  • 開關電源適配器都有哪些輸出過載保護方法?
    本文將會介紹兩種常用的適配器輸出過載保護方法，幫助工程師更好的完成新產品研發工作。 超功率延時關斷保護 超功率延時關斷保護是電源適配器研發過程中，必須具備的一種輸出過載保護技術。在延時跳閘型系統中，短時瞬變電流的要求是被容許的，只有在電流應力長時間超過安全值時才將電源關斷。
  • 三種常用的三極體開關電路總結
    ，掌握了三極體開關電路的相關設計知識，對於日後的產品設計和研發調試都有很大的幫助。在今天的文章中，小編為大家總結了三種常用的三極體開關電路圖，下面就讓我們一起來看看吧。 靈敏光控三極體開關電路 圖1 上圖中，圖1所展示的是一種常見的三極體開關電路，這一電路也被稱為靈敏光控光敏電路。這一電路系統在設計時主要採用了達林頓型光敏三極體作敏感元件，所以對弱光較敏感。
  • 開關電源的電感選擇和布局布線
    目前絕大部分半導體廠商會將開關管、控制電路、二極體集成到一顆CMOS/Bipolar工藝的電源管理IC中，極大簡化了外部電路。其中儲能電感作為開關電源的一個關鍵器件，對電源性能的好壞有重要作用，同時也是產品設計工程師重點關注和調試的對象。隨著像手機、PMP、數據卡為代表的消費類電子設備的尺寸正朝著輕、薄、小巧、時尚的趨勢發展，而這正與產品性能越強所要的更大容量、更大尺寸的電感和電容矛盾。